Ngôn ngữ mô tả phần cứng VHDL

Hardware Description Language

Giảng viên: Ths. Hoàng Vân Đông
Khoa: ĐTVT – Đại học Điện Lực
Ngôn ngữ mô tả phần cứng HDL
Nội dung môn học
Giới thiệu chung về công nghệ IC khả trình

Thiết kế số (nhắc lại)

Ngôn ngữ mô tả phần cứng VHDL

Thiết kế dùng IC khả trình của Xilinx và Altera


2
2.2.3. Phương pháp mô tả mạch Tuần Tự

3
Mô hình tổng quát nhất của mạch tuần tự gồm: các biến vào, các biến ra và các trạng thái bên trong của mạch.
Có thể sử dụng mô hình máy trạng thái (Finite State Machine - FSM) để phân tích và tổng hợp mạch tuần tự
Tại mỗi xung clock, mạch logic tổ hợp xác định các biến ra và trạng thái tiếp theo thông qua các biến vào và trạng thái hiện tại
2.2.3. Phương pháp mô tả mạch Tuần Tự

4
Hai mô hình FSM thông dụng để phân tích và tổng hợp mạch logic dãy là mô hình Moore và mô hình Mealy
2.2.3. Phương pháp mô tả mạch Tuần Tự

5
Mô hình Mealy mô tả hệ dãy thông qua 5 tham số:
X = {x1, x2, ..., xn}
Y = {y1, y2, ..., yl}
S = {s1, s2, ..., sm}
FS(S, X)
FY(S, X)
X là tập tín hiệu đầu vào
Y là tập tín hiệu đầu ra
S tập tín hiệu trạng thái trong của hệ
FS là hàm biến đổi trạng thái.
FS = FS(S, X)
FY là hàm tính trạng thái đầu ra:
FY = FY(S, X)
2.2.3. Phương pháp mô tả mạch Tuần Tự

6
Mô hình Moore giống như mô hình Mealy, nhưng khác ở chỗ là FY chỉ phụ thuộc vào S:
FY = FY(S)

2.2.3. Phương pháp mô tả mạch Tuần Tự

7
Có thể mô tả hoạt động của các mạch logic tuần tự bằng biểu đồ trạng thái (state diagram):
Vòng tròn mô tả trạng thái của mạch
Mũi tên trên đó có ghi giá trị của tín hiệu vào dùng để mô tả quá trình chuyển trạng thái

Ví dụ:

Biểu đồ trạng thái
2.2.4. Một số mạch Logic tuần tự

8
2.2.4.1. Bộ đếm

1. Mạch đếm Không đồng Bộ (KĐB)
Mạch đếm n bit: dùng n flip-flop, có tối đa 2n trạng thái đếm
Xung CK của FF tầng sau được lấy từ một đầu ra của FF tầng trước
Đếm lên
Đếm xuống

2. Mạch đếm đồng Bộ (ĐB)
Mạch đếm n bit: dùng n flip-flop, có tối đa 2n trạng thái đếm
Các flipflop cùng xung CK
Đếm lên
Đếm xuống



9
1. Mạch đếm Không đồng Bộ (KĐB)
Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8
10
1. Mạch đếm Không đồng Bộ (KĐB)
Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8
Phân tích:
FFJK1: J1=K1=1 nên mỗi lần có xung kích CK cạnh xuống, ngõ ra Q1 đảo trạng thái.
FFJK2: J2=K2=1 ; Q1 làm xung kích cho FFJK2 nên mỗi lần có xung kích cạnh xuống (tại thời điểm CK2, CK4, CK6, CK8) thì Q2 đảo trạng thái.
FFJK3: J3=K3=1; Q2 làm xung kích cho FFJK3 nên mỗi lần có xung kích cạnh xuống (tại thời điểm CK4, CK8) thì Q3 đảo trạng thái
11
1. Mạch đếm Không đồng Bộ (KĐB)
Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8
Giản đồ xung
12
CÁC BƯỚC PHÂN TÍCH MẠCH ĐẾM ĐỒNG BỘ
Bước 1: Xác định các biểu thức ngõ vào Ji, Ki
Bước 2: Từ trạng thái hiện tại của các ngõ ra Qi , xác định trạng thái của Ji, Ki
Bước 3: Xác định trạng thái tiếp theo của các ngõ ra Qi theo Ji Ki và bảng hoạt động.
Bước 4: Lập lại bước 2 và bước 3 đến khi các ngõ ra quay về trạng thái ban đầu
13
Xác định điều kiện kích thích cho các Flip-Flop
Để xác định điều kiện kích thích cho các Flip-Flop tuỳ theo đáp ứng cần có ta sử dụng bảng sau:
14
Xác định điều kiện kích thích cho các Flip-Flop
15
Xác định điều kiện kích thích cho các Flip-Flop
16
J0 = K0 = 1
    J1 = K1 = Q0
        J2 = K2 = Q0Q1
Rút gọn bìa Các nô