Mạch phân cực của Transistor

1
MẠCH PHÂN CỰC
CỦA TRANSISTOR
TRƯỜNG ĐH PHẠM VĂN ĐỒNG
KHOA KỸ THUẬT CÔNG NGHỆ
Chương 5
2
5.1. Giới thiệu
Việc phân tích hay thiết kế một mạch khuếch đại đòi hỏi sự hiểu biết về đáp ứng dc và ac của hệ thống. Người ta thường nhầm lẫn rằng transistor là một linh kiện khuếch đại tín hiệu mà không cần nguồn năng lượng cung cấp. Thực ra việc khuếch đại tín hiệu ac là từ quá trình chuyển đổi năng lượng từ nguồn cung cấp dc. Do đó việc phân tích hay thiết kế bất kỳ 1 mạch khuếch đại điện tử đều chứa đựng 2 phần: phần dc và phần ac.
Các mức hoạt động dc của 1 transistor được điều khiển bởi 1 số các thông số bao gồm 1 dãy các điểm làm việc có thể có trên các đường đặc tính của transistor. Các dòng điện dc và các mức điện áp dc phải được xác định, một mạch điện phải được xây dựng mà nó sẽ thiết lập điểm làm việc mong muốn – các mạch điện này sẽ được phân tích trong chương này.
3
5.1. Giới thiệu
Hình 5.1. Đặc tuyến ngõ ra của BJT.
Một hệ số phân cực khác rất quan trọng cần chú ý đến: sự lựa chọn và phân cực cho transistor tại điểm làm việc mong muốn phải tính đến ảnh hưởng của nhiệt độ. Nhiệt độ làm thay đổi các hệ số như ac và dòng điện ICEO . Nhiệt độ càng tăng thì dòng điện ICEO tăng làm thay đổi điểm làm việc Q.
Do đó các mạch điện phải thiết kế có sự ổn định nhiệt độ để khi có sự thay đổi nhiệt độ thì sự thay đổi của điểm làm việc là nhỏ nhất. Sự ổn định của điểm làm việc được chỉ định bởi hệ số ổn định S để xác định mức độ thay đổi điểm làm việc phụ thuộc vào sự thay đổi của nhiệt độ.
4
5.1. Giới thiệu
Đối với BJT việc phân cực để hoạt động trong vùng tuyến tính cần phải chú ý:
1. Mối nối B-E phải phân cực thuận với điện áp phân cực vào khoảng 0,6 đến 0,7V.
2. Mối nối B-C phải phân cực ngược với điện áp phân cực nằm trong giới hạn cực đại của transistor.
5
5.2. PHÂN TÍCH ĐƯỜNG TẢI
5.2.1. Điểm làm việc tĩnh và đường tải 1 chiều
Xét 1 tầng khuếch đại đơn giản như hình 5.2.
Hình 5.2. Tầng khuếch đại đơn giản.
BJT làm việc ở chế độ khuếch đại tín hiệu khi:
- Tiếp giáp JE phân cực thuận.
- Tiếp giáp JC phân cực ngược.
6
* Xác định điểm làm việc tĩnh Q bằng đồ thị
- Từ đó, ta được:
Hình 5.3. Điểm Q ngõ vào.
- Áp dụng định luật Kirchhoff 2 cho ngõ vào, ta có:
a. Xác định điểm Q ngõ vào:
gọi là đường tải 1 chiều ngõ vào của mạch.
Đường tải 1 chiều ngõ vào cắt đặc tuyến ngõ vào tại 1 điểm, gọi là điểm làm việc tĩnh ngõ vào của mạch Q(VBEQ, IBQ)
5.2. PHÂN TÍCH ĐƯỜNG TẢI
7
- Từ đó, ta được:
Hình 5.4. Điểm Q ngõ ra.
- Áp dụng định luật Kirchhoff 2 cho ngõ ra, ta có:
b. Xác định điểm Q ngõ ra:
Đường tải 1 chiều ngõ ra cắt đặc tuyến ngõ ra tại 1 điểm, gọi là điểm làm việc tĩnh ngõ ra của mạch Q(VCEQ, ICQ)
5.2. PHÂN TÍCH ĐƯỜNG TẢI
gọi là đường tải 1 chiều ngõ ra của mạch.
8
Hình 5.6. Điểm Q thay đổi theo RC.
Nếu dòng điện IB thay đổi bởi các giá trị khác nhau của RB thì điểm tĩnh Q sẽ di chuyển lên hoặc di chuyển xuống như hình 5.5. Nếu điện áp VCC và IB giữ cố định và điện trở RC thay đổi thì đường tải sẽ dịch chuyển như hình 5.6.
5.2. PHÂN TÍCH ĐƯỜNG TẢI
Hình 5.5. Điểm Q thay đổi theo dòng IB.
9
Nếu RC cố định và VCC thay đổi thì đường tải dịch chuyển như hình 5.7.
5.2. PHÂN TÍCH ĐƯỜNG TẢI
Hình 5.7. Điểm Q thay đổi theo điện áp VCC.
10
5.2. PHÂN TÍCH ĐƯỜNG TẢI
5.2.2. Đường tải xoay chiều
Ta có phương trình ngõ ra chỉ với tín hiệu ac:
iC: Dòng điện cực Collector đối với cả tín hiệu xoay chiều và tín hiệu 1 chiều.
Trong đó:
ic: Dòng điện cực Collector đối với tín hiệu xoay chiều.
ICQ: Dòng điện cực Collector đối với tín hiệu 1 chiều.
11
5.2. PHÂN TÍCH ĐƯỜNG TẢI
Vậy phương ngõ ra khi có nguồn tín hiệu ac là:
Phương trình trên chính là phương trình đường tải ac của mạch .
Khi
thì
Khi
thì
12
5.2. PHÂN TÍCH ĐƯỜNG TẢI
Nhận xét: ACLL và DCLL luôn luôn giao nhau tại điểm làm việc tĩnh Q.
Hình 5.8. Đường tải ACLL , DCLL và dạng sóng tín hiệu vào ra.
13
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
5.3.1. Mạch khuếch đại phân cực cố định.
Mạch kđ phân cực cố định như hình 5.9 sử dụng transistor npn.
Hình 5.9. Mạch phân cực cố định.
Sơ đồ mạch hình 5.9 có thể chia nguồn cung cấp dc Vcc thành 2 nguồn như hình 5.10.
Hình 5.10. Tách nguồn cung cấp.
14
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
5.3.1. Mạch khuếch đại phân cực cố định.
Xét mạch vòng BE:
Hình 5.11. Sơ đồ nhánh BE.
- Áp dụng định luật Kirchhoff:
Xét mạch vòng phân cực mối nối B-E của hình 5.11
- Suy ra dòng điện IB:
- Từ đó ta được giá trị dòng điện IC:
15
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
5.3.1. Mạch khuếch đại phân cực cố định.
Xét mạch vòng CE:
Hình 5.12. Sơ đồ nhánh BE.
- Áp dụng định luật Kirchhoff 2:
Mạch vòng phân cực mối nối C-E được vẽ lại như hình 5.12.
- Suy ra điện áp VCE:
- Vậy toạ độ điểm làm việc tĩnh Q của mạch là Q(VCE, ICQ).
16
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.1: Cho sơ đồ mạch như hình vẽ 5.13.
Hình 5.13.
Biết BJT loại Silic, β = 80, RB = 300kΩ, RC = 2kΩ và VCC = 18V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Vẽ đồ thị.
c. Xác định điện áp trên các chân của BJT.
17
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.2: Cho sơ đồ mạch như hình vẽ 5.104
Hình 5.14.
Biết BJT loại Silic, β = 100, RB = 530kΩ, RC = 3kΩ và VCC = 6V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Vẽ đồ thị.
c. Xác định điện áp trên các chân của BJT.
18
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.3: Cho sơ đồ mạch như hình vẽ 5.15.
Hình 5.15.
Biết BJT loại Silic, β = 80, IB = 40μA, RC = 2,5kΩ và VCC = 20V.
a. Xác định giá trị điện trở RB.
b. Tính dòng điện IC.
c. Tính VCE.
19
* Hoạt động bão hòa của BJT
Đối với transistor hoạt động ở vùng bảo hòa thì dòng điện đạt giá trị cực đại trong mạch điện đó.
Các trường hợp bảo hòa thường nên tránh bởi vì mối nối CB không còn phân cực ngược dẫn đến tín hiệu ngõ ra bị méo dạng.
Trong vùng bão hòa thì các đường cong đặc tính được nối lại với nhau và điện áp CE nằm tại mức hoặc thấp hơn mức điện áp VCEsat. Dòng điện IC có giá trị tương đối lớn trên đường cong đặc tính.
Hình 5.16. Điểm làm việc ở vùng bảo hòa.
20
* Hoạt động bão hòa của BJT
Ta dùng các đường cong xấp xỉ như hình 5.16b để xác định nhanh các mức giá trị trong vùng bão hòa, thì dòng điện IC tương đối lớn còn điện áp VCE xem như bằng 0V. Áp dụng định luật Ohm để tính điện trở mối nối CE:
Đối với mạch phân cực cố định khi transistor ở chế độ bão hòa thì sơ đồ mạch như hình 5.17, điện áp rơi trên R chính bằng Vcc và dòng điện IC bão hòa có giá trị:
Hình 5.17. Xác định ICsat vùng bão hòa.
21
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
5.3.2. Mạch phân cực cố định ổn định cực emitter
Mạch phân cực dc hình 5.18 có thêm 1 điện trở tại cực Emitter để cải thiện mức độ ổn định của cấu hình mạch phân cực cố định.
Hình 5.18. Mạch phân cực BJT có thêm điện trở cực E.
Hình 5.19. Nhánh BE.
Hình 5.20. Nhánh CE.
22
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
- Xét mạch vòng BE:
Hình 5.18 có thể vẽ lại như hình 5.19, áp dụng định luật Kirchhoff 2, ta được phương trình:
Mà ta có:
Thế vào phương trình trên, ta được:
Rút gọn và suy ra dòng điện IB:
Đây chính là giá trị dòng điện IBQ, từ đó suy ra dòng điện ICQ:
Hình 5.19.
23
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
- Xét mạch vòng CE:
Hình 5.18 có thể vẽ lại như hình 5.20, áp dụng định luật Kirchhoff 2, ta được phương trình:
Mà ta có:
Điện áp VCE:
Thay IC = ICQ vào biểu thức trên ta được điện áp VCEQ là:
Vậy ta xác định được tọa độ điểm làm việc tĩnh Q(VCEQ, ICQ).
Hình 5.19.
24
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.4: Cho sơ đồ mạch như hình vẽ 5.21.
Hình 5.21.
Biết BJT loại Silic, β = 80, RB = 300kΩ, RC = 2kΩ, RE = 300Ω và VCC = 18V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của BJT.
25
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.5: Cho sơ đồ mạch như hình vẽ 5.22.
Hình 5.22.
Biết BJT loại Silic, β = 120, RB = 470kΩ, RC = 2,2kΩ, RE = 0,56kΩ và VCC = 20V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của BJT.
26
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
5.3.3. Mạch phân cực bằng điện áp hồi tiếp từ collector
Xét mạch phân cực hồi tiếp điện áp như hình 5.23.
Hình 5.23. Mạch khuếch đại hồi tiếp từ cực C.
Hình 5.24. Mạch tương đương.
27
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
- Xét mạch vòng BE:
Hình 5.23 có thể vẽ lại như hình 5.24, áp dụng định luật Kirchhoff 2, ta được phương trình:
Rút gọn và suy ra dòng điện IB:
Đây chính là giá trị dòng điện IBQ, từ đó suy ra dòng điện ICQ:
Hình 5.24.
28
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
- Xét mạch vòng CE:
Hình 5.23 có thể vẽ lại như hình 5.25, áp dụng định luật Kirchhoff 2, ta được phương trình:
Điện áp VCE:
Thay IC = ICQ vào biểu thức trên ta được điện áp VCEQ là:
Vậy ta xác định được tọa độ điểm làm việc tĩnh Q(VCEQ, ICQ).
Hình 5.25. Mạch vòng CE.
29
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Hình 5.26
Biết BJT loại Silic, β = 80, RB = 240kΩ, RC = 3kΩ, RE = 1kΩ và VCC = 9V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của BJT.
Ví dụ 5.6. Cho mạch điện như hình 5.26.
30
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Hình 5.27.
Biết BJT loại Silic, β = 90, RB = 250kΩ, RC = 4,7kΩ, RE = 1,2kΩ và VCC = 10V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của BJT.
Ví dụ 5.7. Cho mạch điện như hình 5.27.
31
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
5.3.3. Mạch phân cực bằng cầu phân áp:
Xét mạch phân cực bằng cầu phân áp như hình 5.28.
Hình 5.28. Mạch phân cực kiểu phân áp.
Hình 5.29. Mạch tương đương Thêvênin.
32
5.2. CÁC MẠCH PHÂN CỰC CHO BJT
Hình 5.30. Xác định RTh.
- Xác định điện trở Thevenin RTh bằng cách ngắn mạch nguồn điện áp như hình 5.30.
- Xác định điện áp Thevenin ETh như mạch điện như hình 5.31.
Hình 5.31. Xác định VTh.
33
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Mạch đương tương Thevenin như hình 5.29 dòng điện IB có thể xác định bằng định luật Kirchhoff:
Thay thế dòng IE = ( + 1) IB vào suy ra dòng IB:
Phương trình mạch vòng CE không có gì thay đổi – kết quả được:
Đây chính là giá trị dòng điện IBQ, từ đó suy ra dòng điện ICQ:
Thay IC = ICQ vào biểu thức trên ta được điện áp VCEQ.
34
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.8: Cho sơ đồ mạch như hình vẽ 5.32.
Hình 5.32.
Biết BJT loại Silic, β = 80, R1 = 48kΩ, R2 = 12kΩ, RC = 1,5kΩ, RE = 500Ω và VCC = 18V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của BJT.
35
5.3. CÁC MẠCH PHÂN CỰC CHO BJT
Ví dụ 5.9: Cho sơ đồ mạch như hình vẽ 5.33.
Hình 5.33.
Biết BJT loại Silic, β = 125, R1 = 40kΩ, R2 = 4kΩ, RC = 20kΩ, RE = 2kΩ và VCC = 22V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của BJT.
36
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Các yếu tố gây bất ổn định điểm làm việc đó là: điện áp nguồn cung cấp, nhiệt độ…. Ở đây ta chỉ xét đến yếu tố nhiệt độ vì nó liên quan đến vấn đề phân cực cho transistor.
Khi nhiệt độ thay đổi sẽ ảnh hưởng đến các thông số của transistor, thể hiện bởi các tham số sau:
- Dòng rỉ:
Trong đó ΔT* là độ biến thiên nhiệt độ làm dòng điện bão hòa ngược tăng gấp đôi thường bằng 100C.
- Hệ số truyền đạt dòng điện α, β :
- Điện áp VBE ứng với IB = const:
37
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Vậy khi nhiệt độ làm việc của transistor bị thay đổi làm các thông số trên của transistor thay đổi theo kết quả là điểm làm việc Q bị dịch chuyển trên đặc tuyến ngõ ra hình 5.34.
Tiêu chuẩn đánh giá sự bất ổn định của mạch theo nhiệt độ là S, các hệ số ổn định là:
Ta thấy S càng nhỏ thì độ ổn định nhiệt của mạch càng cao.
Trong trường hợp lý tưởng, ΔICO ≠ 0 nhưng ΔIC =0. Lúc này, S = 0. Thực tế không tồn tại trưởng hợp này.
38
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Thông thường ảnh hưởng của ICO đến dòng IC là nhiều nhất nên khi nói đến ảnh hưởng của nhiệt độ đến điểm công tác tĩnh, người ta chỉ quan tâm đến ảnh hưởng của ICO.
Trong đó:
Để xác định hệ số ổn định nhiệt S đối với 1 transistor cho trước, giả sử khi nhiệt độ thay đổi , dòng ICO thay đổi 1 lượng ΔICO, dòng IC thay đổi 1 lượng ΔIC.
39
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Hình 5.34. Sơ đồ mạch phân cực
bằng dòng cố định.
Ví dụ 5.10. Xét sự ổn định nhiệt trong mạch sau.
Ta thấy ΔIB = 0 (dòng IB luôn cố định), nên hệ số ổn định của mạch là:
Hệ số khuếch đại của mạch trong trường hợp này phụ thuộc vào hệ số khuếch đại dòng điện tĩnh β.
Nghĩa là muốn thay đổi độ ổn định của mạch chỉ còn cách thay đổi transítor, tuy nhiên hệ số β của transistor thường rất lớn.
40
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Ví dụ 5.11. Xét sự ổn định nhiệt trong mạch sau.
Hình 5.35. Sơ đồ mạch khuếch đại ổn định cực E.
41
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Ta có:
Mà:
Thay IB, IE vào biểu thức VCC, ta được:
42
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Thay
Ta được:
- Độ ổn định nhiệt tính theo ICO:
43
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Nếu
thì
Nếu
thì
Nếu
thì
- Độ ổn định nhiệt tính theo VBE:
- Độ ổn định nhiệt tính theo β:
44
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Từ công thức tính độ ổn định nhiệt trên, ta thấy các hệ số bất ổn định nhiệt này có giá trị biên độ lớn nhất khi RE có giá trị nhỏ và RB có giá trị càng lớn. Vậy RE đóng vai trò ổn định nhiệt cho mạch.
Tóm lại sự thay đổi của dòng IC theo các thông số của transistor khi nhiệt độ thay đổi là:
45
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Ví dụ 5.12. Xét sự ổn định nhiệt trong mạch sau.
Hình 5.36. Mạch phân cực bằng điện áp hồi tiếp.
46
- Xét mạch vòng BE:
Lấy vi phân biểu thức IB theo IC, ta được:
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
47
Từ đó ta tính độ ổn định nhiệt S của mạch:
Khi mạch không có RE thì:
- Nếu RB << RC thì S -> 1. S càng nhỏ thì độ ổn định càng cao. Tuy nhiên độ ổn định trong mạch này không thể nhỏ hơn 1 được.
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
48
Hình 5.37. Mạch phân cực kiểu phân áp.
Hình 5.38. Mạch tương đương Thêvênin.
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Ví dụ 5.13. Xét sự ổn định nhiệt trong mạch sau.
Ta có:
49
5.4. HỆ SỐ ỔN ĐỊNH NHIỆT
Lấy vi phân biểu thức IB theo IC, ta được:
Từ đó ta tính độ ổn định nhiệt S của mạch:
Khi RE càng bé, RB càng lớn thì S càng gần giá trị 1.
Ta thấy S xấp xỉ 1 và luôn nhỏ hơn 1. Hơn nữa, hệ số S không phụ thuộc vào RC nghĩa là không phụ thuộc vào điểm làm việc tĩnh S của mạch.
50
5.5. CÁC MẠCH PHÂN CỰC CHO FET
Đối với transistor trường thì mối quan hệ giữa ngõ vào và ngõ ra không tuyến tính phụ thuộc vào các thành phần trong phương trình Shockley.
Mối quan hệ không tuyến tính giữa ID và VGS có thể phức tạp nếu dùng phương pháp toán học để phân tích cấu hình mạch dc của FET. Phương pháp đồ thị giúp khảo sát nhanh các mạch khuếch đại dùng FET nhưng bị giới hạn về sai số.
Một sự khác nhau rõ rệt giữa phân tích transistor BJT và transistor FET là đối tượng điều khiển đối với transistor BJT là dòng điện còn đối với transistor FET là điện áp.
Tuy nhiên trong cả 2 trường hợp tín hiệu ra là dòng điện và sẽ xác định điện áp ra.
51
5.5. CÁC MẠCH PHÂN CỰC CHO FET
Mối quan hệ tổng quát có thể được áp dụng để phân tích dc cho tất cả các mạch khuếch đại dùng FET:
- Đối với JFET và MOSFET kênh có sẵn thì phương trình Shockley 1 được áp dụng để diễn tả mối quan hệ giữa các đại lượng vào ra:
- Đối với MOSFET kênh cảm ứng thì phương trình Shockley 2 được áp dụng:
52
5.5.1. JFET
a. Mạch phân cực cố định
Điện áp trên điện trở RG bằng 0V nên có thể bỏ điện trở RG ra khỏi mạch, mạch điện còn lại như hình 5.40. Kết quả điện áp tại 2 cực GS như sau:
Hình 5.39. Mạch phân cực cố định.
Hình 5.40. Mạch phân tích dc.
53
5.5.1. JFET
Do VGG là điện áp cung cấp cố định nên điện áp VGS cũng có giá trị cố định nên mạch được gọi là mạch phân cực cố định.
Hình 5.41. Đồ thị phương trình Shockley
Hình 5.42. Xác định điểm Q.
Dòng điện ID được xác định bởi phương trình:
Phân tích bằng đồ thị đòi hỏi phải vẽ đồ thị của phương trình Shockley được trình bày như hình 5.41.
54
5.5.1. JFET
Trong hình 5.42 ta vẽ đường thẳng tại điểm có giá trị điện áp VGS = -VGG , đường thẳng này cắt đồ thị của phương trình Shockley tại 1 điểm – điểm này còn được gọi là điểm làm việc Q. Điểm tĩnh Q có tọa độ VGS và ID.
Điện áp VDS có thể được xác định:
Biết JFET kênh N có: IDSS = 10mA, VP = - 8V, RD = 2kΩ, RG = 1MΩ và VDD = 16V, VGG = 2V.
a. Xác định điểm làm việc tĩnh Q của mạch.
b. Xác định điện áp trên các chân của JFET.
Ví dụ 5.14. Cho mạch điện như hình 5.43.
Hình 5.43.
55
5.5.1. JFET
b. Mạch tự phân cực
- Theo định luật K2 cho ngõ vào, ta được:
Hình 5.44. Mạch tự phân cực.
Hình 5.45. Mạch phân tích dc.
56
5.5.1. JFET
Mặc khác, ta có:
Giải phương trình hoành độ giao điểm, ta được 2 nghiệm VGS.
Chọn VGS thỏa điều kiện: |VGS| ≤ |VP|.
Từ VGS, ta tính được ID. Sau đó tính được VDS theo định luật K2 cho ngõ ra:
Từ đó ta được toạ độ của điểm làm việc tĩnh Q (VDSQ, IDQ).
57
5.5.1. JFET
Biết JFET kênh N có: IDSS = 8mA, VP = - 6V, RD = 3,3kΩ, RS = 1kΩ, RG = 1MΩ và VDD = 16V, VGG = 2V.
a. Xác định điểm làm việc tĩnh Q của mạch.
c. Xác định điện áp trên các chân của JFET.
Ví dụ 5.15. Cho mạch điện như hình 5.46.
Hình 5.46. Mạch tự phân cực.
b. Vẽ đặc tuyến.
58
5.5.1. JFET
Biết JFET kênh N có: IDSS = 10mA, VP = - 3V, RD = 2,7kΩ, RS = 452Ω, RG = 1MΩ và VDD = 15V, VGG = 2V.
a. Xác định điểm làm việc tĩnh Q của mạch.
c. Xác định điện áp trên các chân của JFET.
Ví dụ 5.16. Cho mạch điện như hình 5.47.
Hình 5.47. Mạch tự phân cực.
b. Vẽ đặc tuyến.
59
5.5.1. JFET
c. Mạch phân cực bằng cầu phân áp
Hình 5.48. Mạch tự phân cực.
Hình 5.49. Mạch tự phân cực.
60
5.5.1. JFET
Giải phương trình hoành độ giao điểm, ta được 2 nghiệm VGS.
Chọn VGS thỏa điều kiện: |VGS| ≤ |VP|.
Từ VGS, ta tính được ID. Sau đó tính được VDS theo định luật K2 cho ngõ ra:
Từ đó ta được toạ độ của điểm làm việc tĩnh Q (VDSQ, IDQ).
61
5.5.1. JFET
Biết JFET kênh N có: IDSS = 8mA, VP = - 4V, R1 =2MΩ, R2 = 270kΩ, RD = 2,4kΩ, RS = 1,5kΩ, RG = 1MΩ và VDD = 16V.
a. Xác định điểm làm việc tĩnh Q của mạch.
c. Xác định điện áp trên các chân của JFET.
Ví dụ 5.17. Cho mạch điện như hình 5.50.
Hình 5.50. Mạch tự phân cực.
b. Vẽ đặc tuyến.
62
5.5.2. MOSFET KÊNH CÓ SẴN
Sự giống nhau giữa các đường cong của JFET và MOSFET kênh có sẵn cho phép phân tích phân cực dc giống nhau.
Sự khác nhau cơ bản giữa JFET và MOSFET kênh có sẵn là MOSFET kênh có sẵn cho phép các điểm hoạt động với các giá trị dương của VGS và ID lớn hơn giá trị IDSS.
Trong thực tế đối với tất cả các cấu hình đã khảo sát thì việc phân tích JFET có thể thay thế bằng MOSEFET kênh có sẵn.
63
5.5.3. MOSFET KÊNH CẢM ỨNG
Các đặc tính của MOSFET kênh cảm ứng (kênh chưa có sẵn) hoàn toàn khác với JFET và MOSFET kênh có sẵn, đó là dòng điện cực máng ID của MOSFET kênh chưa có sẵn bằng 0 khi điện áp VGS nhỏ hơn điện áp ngưỡng VT.
Khi điện áp VGS lớn hơn VT thì dòng điện cực máng xác định theo phương trình:
Hình 5.51. Đặc tuyến truyền đạt của
MOSFET kênh cảm ứng.
64
5.5.3. MOSFET KÊNH CẢM ỨNG
a. Mạch phân cực hồi tiếp
Hình 5.53. Mạch rút gọn.
Hình 5.52. Mạch có hồi tiếp cực G
Do dòng IG = 0 mA nên VRG = 0V khi đó mạch điện hình 5.52 tương đương như hình 5.53.
65
Giải phương trình hoành độ giao điểm, ta được 2 nghiệm VGS.
Chọn VGS thỏa điều kiện: |VGS| ≥ |VT|.
Từ VGS, ta tính được ID. Sau đó tính được VDS = VGS vì IG = 0 nên coi như ngắn mạch cực D và G.
Từ đó ta được toạ độ của điểm làm việc tĩnh Q (VDSQ, IDQ).
5.5.3. MOSFET KÊNH CẢM ỨNG
Theo định luật K2 cho ngõ vào, ta có:
Mặc khác, ta có:
66
5.5.3. MOSFET KÊNH CẢM ỨNG
b. Mạch phân cực bằng cầu phân áp
Hình 5.55. Mạch rút gọn.
Hình 5.54. Mạch phân cực phân áp
Áp dụng định lý Thêvênin và sau đó tính toán tương tự như trường hợp trên.