Kiến trúc máy tính

Kiến trúc máy tính
Kiến trúc máy tính
Kiến trúc máy tính là gì?
Kiến trúc máy tính là bản thiết kế của máy tính
Bản thiến kế kiến trúc máy tính gồm 2 phần
Kiến trúc bộ lệnh: mô tả tập lệnh CPU
Kiến trúc hệ thống phần cứng: CPU, bộ nhớ, I/O
Họ máy tính
Tập hợp các máy tính giống nhau hay tương thích cấu trúc bộ lệnh
Tương thích tiến: tập lệnh CPU đời mới sẽ bao hàm tập lệnh CPU đời cũ. Đảm bảo chương trình chạy trên máy đời cũ thì sẽ chạy được trên máy đời mới
Các họ máy tính:
Họ IBM/System 360 (hãng IBM, 1966)
Họ PDP (hãng DEC, 1965)
Họ Vax (hãng DEC, 1978)
Năm 1978, IBM ra đời họ IBM/PC dùng CPU họ Intel
Họ kiến trúc mở
Họ Macitosh của hãng Apple dùng CPU họ Motorola
Họ Power PC của hãng IBM
Họ máy Sun của hãng Sun MicroSystem dùng CPU Sparc
Các thành phần mạch
Mạch được chế tạo từ các linh kiện dựa trên:
Bóng đèn chân không
Các transistor
IC (Integrate Circuit) mạch tích hợp
Transistor - Electronic Switch
Base High (+5v hay 1)
Tạo kết nối
Base Low (0v hay 0)
Ngắt kết nối
50 tỉ transistor trên một chip 1cm2
Mạch tổ hợp
Để thiết kế các IC.
Ta dùng các thành phần luận lý gọi là cổng (gate)
Cổng được chế tạo = 0 hay 6 transistor tùy theo công nghệ chế tạo
Ta có các cổng AND, OR, NOT, NAND, NOR, XOR
Mạch giải mã, mạch mã hóa, mạch ưu tiên, mạch dồn, mạch phân, mạch cộng toàn phần, mạch lật SR
Gate – Cổng
Một cổng (gate) là một thiết bị điện tử mà nhận vào giá trị dạng 0/1 và xuất ra kết quả dạng 0/1.
Cổng NOT
+5v
Input
Ground
Input High (+5v or 1)
Output Low (0v or 0)

Input Low (0v or 0) Output High (+5v or 1)

Output ngược lại với Input
Output
Cổng AND
+5v
Output là 1 nếu và chỉ nếu
Input-1 là 1 và
Input-2 là 1

Output = Input1 AND Input2
Output
AND Gate
AB
B
Cổng OR
Output là 1 nếu
A là 1 hay là nếu
B là 1
Output = A OR B
Mạch giải mã (decoder)
Mạch được ứng dụng vào giải mã chọn địa chỉ
n tín hiệu nhập I0,I1,…,In-1 tạo thành số nhị phân n bit có trị k
Xuất 0k=1, 0i=0 với i khác k
Ví dụ: n=3, 2n = 8
n chân nhập
2n chân xuất
Mạch giải mã (decoder)
Xét I0=1,I1=1,I2=1. Theo sơ đồ ta có O7=111.
Những chân xuất từ O0,...,O6 là 000 do có cổng NOT nên biến 1 0, 01
O7
O6
O5
O4
O3
O2
O1
O0
I2
I1
I0
Mạch mã hóa (encoder)
Ngược với mạch giải mã
Đổi trị nhập Ik sang số nhị phần tương ứng với giá trị k.
Ii=1, Ij=0 (i khác j) số nhị phân trị i
Ví dụ: n=3, k=2n = 8
Mạch mã hóa (encoder)
Xét (0 0 0 0 0 0 0 1) ứng với (I0,..., I7) thì do nối ta có
O0 O1 O2 là 1 1 1
Tại mỗi thời điểm chỉ có 1 tính hiệu nhập là 1
O2 O1 O0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
2
3
4
5
6
7
i
I0 I1 I2 I3 I4 I5 I6 I7
O0
O1
O2
Mạch ưu tiên (priority)
Ưu tiên từ thấp đến cao, I0 ưu tiên cao nhất
Ii=1, Ij=0 với mọi j < i
Oi=1, Oj=0 với j khác i
Ví dụ: n=3
Mạch ưu tiên (priority)
Mạch dồn (multiplexor)
Cho phép nối nhiều thiết bị nhập với 1 thiết bị xuất.
2n thiết bị nhập  1 thiết bị xuất, dùng n chân chọn thiết bị nhập.
Ví dụ: n=2. Nối 4 thiết bị nhập với 1 thiết bị xuất, dùng 2 chân C0, C1 chọn thiết bị nhập.
C0
C1
0 1 0 1
0 0 1 1
I0 I1 I2 I3
Mạch dồn (multiplexor)
I0
I1
I2
I3
C1
C0
Mạch phân (DeMultiplexor)
Mạch đảo của mạch dồn
Với một chân nhập I, cho phép chọn chân xuất O2 dựa vào k chân chọn Ck-1...C1C0 = i
Ta có:
Oi=I với c=Ck-1...C1C0 (số nhị phân)
Oj=0 với mọi j khác i
Ví dụ k=2  n=4

Mạch phân (DeMultiplexor)
Mạch cộng (adder)
Cộng 1 bit
Cộng bán phần (half adder)
Mạch cộng (adder)
Cộng 1 bit
Cộng toàn phần (full adder)
A
B
S=A+B+C0
C1=số nhớ
C0
(số nhớ)
Mạch cộng (adder)
Có thể dùng 2 mạch bán phần tạo 1 mạch toàn phần
half
half
A
B
C0
S=A+B+C0
S
C
C
C1
Mạch cộng (adder)
Mạch cộng 4 bit
C0
C1
S0
S1
S2
S3
A = A3A2A1A0
+B = B3B2B1B0
C0