ĐoànHN: STGT kỹ thuật số

Trường đại học kỹ thuật công nghiệp thái nguyên
Khoa điện tử - Bộ môn Kỹ thuật điện tử
----o0o----
bài giảng điện tử số
Chương I

Cơ sở đại số logic và các phần tử logic cơ b?n
I. CO s? đại số logic (đại số boole)
Trong mạch số các tín hiệu thường cho ở hai mức điện áp 0(v) và 5(v). Nh?ng linh kiện điện tử dùng trong mạch số làm việc ở một trong hai trạng thái (ON hoặc OFF). Do vậy để mô ta mạch số người ta dùng hệ nhị phân (Binary) hai trạng thái trong mạch được mã hoá tương ứng là "1" hoặc "0". Hệ nhị phân thể hiện được trạng thái vật lý mà hệ thập phân không thể hiện được.
Môn đại số mang tên người sáng lập ra nó - dại số Boole hay còn được gọi là đại số logic.
I.1. Các khái ni?m co b?n
I.1.1. Tín hi?u s?
Nhu v?y:
Tín hi?u s? l� nh?ng tớn hi?u giãn do?n m�:
Biờn d? c?a nú ch? cú hai giỏ tr? l� m?c cao UH v� m?c th?p UL.
Th?i gian chuy?n t? m?c cao xu?ng m?c th?p v� ngu?c l?i r?t ng?n có th? coi l� t?c th?i
I.1.2. Bi?n v� h�m logic
Bi?n logic
Xi = 0 ho?c 1
Hàm logic:
Y = f( x1, x2, .xn )
y = 0 ho?c 1
Nhu v?y:
Biến logic: Dại lượng biểu diễn bằng ký hiệu nào đó chỉ lấy giá trị "1" hoặc "0".
Hàm logic: Biểu diễn nhóm các biến logic liên hệ với nhau thông qua các phép toán logic, một hàm logic cho dù là đơn gian hay phức tạp cũng chỉ nhận giá trị hoặc là "1" hoặc là "0".
Các phép toán logic: Có 3 phép toán cơ b?n.
Phép nhân (và) - kí hiệu là AND.
Phép cộng (hoặc) - kí hiệu là OR.
Phép phủ định (đ?o) - kí hiệu là NOT
D = x1. x2
D = 1 khi: x1= x2=1
D = x1+x2
D = 1 khi:x1=1 ho?c x2=1
D = 1 : Dèn sáng
D = 0 : đèn t?t
xi = 1 : CT dóng
xi = 0 : CT h?
I.2.1. Bi?u di?n b?ng d?i s?
I.2. Biểu diễn biến và hàm logic:
Biểu diễn m?i quan h? của hàm lôgic với biến logic thông qua các phép toán logic: AND, OR, NOT.
Có hai dạng giai tích được sử dụng là:
Dạng tuyển: Hàm được cho dưới dạng tổng của tích các biến.

Tuyển không chính quy
Số hạng
Số hạng
Nếu mỗi số hạng không chứa đầy đủ mặt các biến hay phủ định của chúng ? Dạng tuyển không chính quy
(1.1)
Tuyển chính quy
Nh?n xét: T? (1.3) ta th?y d? F = 1 thi ch? c?n ít nh?t m?t s? h?ng c?a nó nh?n giá tr? 1. Mu?n m?t s? h?ng nào dó b?ng 1 thi t?t c? các th?a s? trong s? h?ng dó ph?i d?ng th?i b?ng 1. Th?c v?y: f(X,Y,Z) = 1 thi m0 =1 ho?c m1 =1 ho?c m3 =1 ho?c m7 =1.
(m1 =1 ? x=0, y= 0, z=1)
f(X,Y,Z) =

s? h?ng
s? h?ng
Mỗi số hạng du?c g?i là m?t mintec ( ký hi?u là m )
= m0 + m1 + m3 + m7
(1.2)
(1.3)
Chú ý: có th? biểu diễn tuyển chính quy dạng số.
f(X,Y,Z) =
f(X,Y,Z) =
(m1,m2,m3,m5,m7)
(tại các giá trị tổ hợp 1, 2, 3, 5, 7 của biến vào hàm nhận trị "1")
(1.4)
Dạng h?i:
Hàm được cho dưới dạng tích của tổng các biến.
Hội không chính quy
Thừa số
Nếu mỗi thừa số không chứa đầy đủ mặt các biến hay phủ định của chúng ? Dạng hội không chính quy
(1.5)
Thừa số
Hội chính quy
Mỗi Thừa số được gọi là một Maxtec ( ký hiệu là m)
Thừa số
Thừa số
(1.6)
Nh?n xét: T? (1.6) ta th?y d? F = 0 thi ch? c?n ít nh?t m?t Thừa số c?a nó nh?n giá tr? 0. Mu?n m?t Thừa số nào dó b?ng 0 thi t?t c? các s? hạng trong Thừa số dó ph?i d?ng th?i b?ng 0. Th?c v?y: f(X,Y,Z) = 0 thi m6 =0 ho?c M2 =0 ho?c M4 =0
(V?i M2 = 0 ? x= 0, y= 1, z= 0)
Chú ý: có th? Biểu diễn h?i chính quy dạng số.
f(x,y,z) = ?(m6M2M4)
(tại các tổ hợp biến 2, 4, 6 hàm logic nhận trị "0" )
I.2.2. Bi?u di?n b?ng b?ng tr?ng thái ( b?ng s? th?t)
Biểu diễn m?i quan h? c?a hàm và biến logic thông qua một bang.
Gi? sử h�m có n biến thi b?ng c?n có (n+1) cột và 2n hàng
+ (n+1) cột ? (n) biến + (1) giá trị hàm.
+ 2n hàng ? 2n tổ hợp giá trị biến.
Ví dụ: Hàm có hai biến - b?ng thật gồm có 3 cột, 4 hàng.
f(A,B) = A + B
Các bi?n v�o
Hàm ra
T? h?p các giá tr? c?a bi?n vào
(23 =8)
f(A,B,C) = A + B + C
Nh?n xét:
Phuong pháp này tuy don gi?n, d? làm nhung dài và c?ng k?nh
I.2.3. Bi?u di?n b?ng b?ng các nô ( b?ng Karnaught)
Biểu diễn m?i quan h? c?a hàm ra với các biến vào thông qua m?t b?ng .
B?ng có d?c di?m: G?m các ô vuông gộp l?i v?i nhau thành hinh vuông ho?c hinh ch? nh?t.
Gi? sử hàm có n biến thi b?ng c?n có 2n ô:
+ M?i ô tuong ?ng v?i m?t t? h?p bi?n
+ các ô kề nhau, hoặc đối xứng nhau chỉ khác nhau 1 giá trị của biến.
+ Trong m?i ô ghi giá tr? th?c c?a hàm t?i t? h?p bi?n dó
Vd: Hàm 3 biến
Hai cạnh này trùng nhau
Hai cạnh này trùng nhau
Vd: Hàm 4 biến
D = (x1+x2 )(x3+X4)
I.2.4. M?i quan h? gi?a cỏc cỏch bi?u di?n h�m logic
Tìm mối quan hệ giữa D và các xi
D = 1 : Đèn sáng
D = 0 : Đèn tắt
xi = 1 : CT đóng
xi = 0 : CT hở
01
00
10
11
01
00
X1X2
X3X4
0
1
0
B?ng tr?ng thỏi
Bảng các nô
11
10
0
0
0
0
1
1
1
1
1
0
1
1
1
Lu?t ph? d?nh:
Tính chất của phép cộng:
Tính chất của phép nhân:
Ví dụ
D = x1x1+x1x3 +x2 x3+X1X2
D = x1+x1x3 +x2 x3 +X1X2 =X1(1 +X3 + X2 )+ x2 x3 = X1+ x2 x3
Ví dụ
F = x +Y
I.3.2.Phương pháp b?ng cỏc nụ
Bi?u di?n h�m b?ng b?ng các nô
Thực hiện nhóm các ô tại đó hàm nhận trị "1" hoặc "0" kề nhau hoặc đối xứng th�nh hỡnh vuụng ho?c hỡnh ch? nh?t (khi viết hàm dạng tuyển ta nhóm các ô có giá trị "1", dạng hội nhóm các ô có giá trị "0"). Sao cho:
Số ô trong một nhóm ph?i là t?i da v� th?a món 2n ụ
S? cỏc nhúm ph?i ớt nh?t v� d?c l?p v?i nhau
Chỳ ý:
Một ô có thể tham gia vào nhiều nhóm dán.
Các ô tại đó giá trị hàm không xác định ta coi tại ô đó hàm có thể lấy giá trị "1" hoặc "0" tuỳ từng trường hợp cụ thể cú l?i cho cỏch nhúm
Trong một nhóm dán các biến có trị thay đổi ta loại, các biến có trị không đổi ta gi? l?i
Khi viết hàm logic dưới dạng tuyển các biến còn lại nhận trị "1" ta gi? nguyên, nhận trị "0" ta lấy phủ định,
Khi viết hàm logic dưới dạng hội thỡ ngược lại.
Hàm logic t?i gi?n có số số hạng hay thừa số chính bằng số nhóm dán.
Vớ d?: Tối gi?n hàm logic bằng b?ng các nô sau:
II.các hệ thống số đếm thường sử dụng trong kỹ thuật số.
II.1. Hệ thập phân (Decimal Number System)
*Cấu tạo : Dùng 10 ch? số 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 để biểu diễn con số đếm và tính toán.
* Tính chất: Khi có một số đếm được viết bởi hệ cơ số 10 mà có 2 ch? số bất kỳ kề nhau và giống nhau thỡ ch? số bên trái có giá trị gấp 10 lần ch? số bên ph?i.
* Kh? nang thao tác toán học: có thể thực hiện mọi phép toán +, -, *,? các phép toán đại số.
* Mọi số đếm hệ 10 đều có thể tách thành tổng các số luỹ thừa cơ số 10.
Ví d? :
II.2. Hệ nhị phân (Binary number System)
* Cấu tạo: Chỉ dùng hai ch? số "0" và "1" để biểu diễn số đếm và tính toán.
*Tính chất: Khi có một số đếm được viết bởi hệ cơ số 2 có hai ch? số bất kỳ kề nhau và giống nhau thỡ ch? số bên trái có giá trị gấp 2 lần ch? số bên ph?i.
* Kh? nang thao tác toán học: Rất thích ứng với các phép toán trong đại số logic.
* Mọi số đếm hệ cơ số 2 (nhị phân) đều có thể tách thành tổng các số luỹ thừa cơ số 2.
Ví dụ:
* Phép cộng hai số nhị phân:
0 + 1 = 1.
0 + 0 = 0
1 + 0 = 1
1 + 1 = 0 ? nhớ 1 gửi lên phép cộng bít cao hơn tiếp theo.
1 + 1 + 1 = 1 ? nhớ 1 gửi lên phép cộng bít cao hơn tiếp theo
Thí dụ : Số nhớ 0010 1110
Số hạng thứ nhất 0101 0111
Số hạng thứ hai 1001 0101
Tổng 1110 1100
* Phép trừ hai số nhị phân:
0 - 0 = 0.
1 - 1 = 0.
1- 0 = 1.
0 - 1 = 1 ? nhớ 1 (mượn) gửi lên phép trừ bít cao hơn tiếp theo
1 - 1 - 1 = 1 ? nhớ 1 (mượn) gửi lên phép trừ bít cao hơn tiếp theo
* Thí dụ: Số mượn 1 1 0 0 1. 0 0
Số bị trừ 1 0 0 1 1. 0 1
Số trừ 1 1 0 0. 1 0
Hiệu số 0 0 1 1 0. 1 1
* Phép nhân hai số nhị phân:
0.0 = 0.
1.0 = 0
0.1 = 0
1.1 = 1
*Phép chia hai số nhị phân:
Ví dụ: 35/5 = 7
3. Hệ cơ số 16: (Hexa Decimal System).
*Cấu tạo.:Dùng 16 ký hiệu : 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F để biểu diễn con số đếm và tính toán.
* Tính chất:
Khi có một số đếm được viết bởi hệ cơ số 16 mà có 2 ch? số bất kỳ kề nhau và giống nhau thỡ ch? số bên trái có giá trị gấp 16 lần ch? số bên ph?i.
* Kh? nang thao tác toán học:
Thực hiện mọi phép toán +, - , *, ? và các phép toán logic.
* Mọi số đếm hệ 16 đều có thể viết bằng tổng các số lũy thừa cơ số 16.
Thí dụ :
[3A2F]16 = [3.163 + 10.162 + 2.161 + 15.160]10.
4. Chuyển đổi gi?a các hệ đếm


Kết qua [254]10 = [1111 1110]2
*Chuyển đổi số thập phân sang Hexa:






?Kết qu? :
[254]10 = [FE]16 =[1111 1110]2
*Chuyển đổi số nhị phân sang Hexa:
*Công thức chung để tính giá trị số đếm :
NC = An.Cn + An-1.Cn-1 + An-2.Cn-2
+...+ A0C0+ A1.C-1 + A2.C-2 +...+ An.C-n
Trong đó: C: Là cơ số.
n: Vị trí của số.
(A3 A2 A1 A0) ? n = 3
Thí dụ:
+ N10 = 1999 = 1.103 +9.102 +9.101 +9.100
+ N2 = [101101.01]2
= [1.25 +0.24 +1.23+1.22 +0.21 +1.20 +0.2-1 +1.2-2 ]10.
III. các phần tử logic cơ b?n
Các phần tử logic cơ b?n l� các phần tử th?c hi?n cỏc phép toán cơ b?n của đại số logic
C?u t?o bằng các mạch khoá điện tử (Tranzitor hoặc IC) du?i d?ng tớch h?p.
Các phần tử n�y cú m?t ho?c nhi?u d?u v�o v� ch? cú m?t d?u ra
III.1.Phần tử phủ định logic (phần tử d?o - NOT).
- Phần tử phủ định có 1 đầu vào biến và 1 đầu ra thực hiện hàm phủ định logic: FNOT =


Ta th?y FNOT = 1 khi x = 0 hoặc ngược lại FNOT = 0 khi x = 1.
B?ng trạng thái
Ký hiệu
Gi?n đồ điện áp minh hoạ
Mạch khoá (đ?o ) dùng tranzitor
III.2.Phần tử và (AND)
Là phần tử có ớt nh?t t? hai đầu vào biến tr? lờn và một đầu ra thực hiện hàm nhân logic :FAND = x1 x2 x3 ... xn
FAND = 1 khi và chỉ khi tất c? các biến xi nhận trị 1.
FAND = 0 khi ít nhất 1 trong các biến xi nhận trị 0
B?ng trạng thái
Gi?n đồ thời gian
Chỳ ý: V?i cỏc ph?n t? NAND cú nhiều đầu vào thỡ khi s? d?ng các đầu n�o không dùng ph?i được nối với m?c 1 để tránh nhiễu với các đầu vào khác đang làm việc.
III.3.Phần tử ho?c (OR)
Là phần tử có ớt nh?t t? hai đầu vào biến tr? lờn và một đầu ra thực hiện hàm c?ng logic :For = x1 + x2 + x3 ...+ xn
FOR = 1 khi ít nhất 1 trong các biến xi nhận trị 1
FOR = 0 khi và chỉ khi tất c? các biến xi d?u nhận trị 0
ký hiệu quy ước
B?ng trạng thái
Gi?n đồ thời gian
Chỳ ý: V?i cỏc ph?n t? OR cú nhiều đầu vào thỡ khi s? d?ng các đầu n�o không dùng ph?i được nối với m?c 0 để tránh được nhiễu với các đầu vào khác đang làm việc.
Khi x1 = x2 = 0 các điôt D1, D2 đều khoá, trên R không có dòng điện UA = 0 ? FOR = 0.
Khi ít nhất một đầu vào có xung dương điôt tương ứng mở tạo dòng trên R do đó UA ở mức cao ? FOR = 1
III.4. Phần tử và phủ định (NAND)
Là phần tử nhiều đầu vào biến, một đầu ra thực hiện hàm logic và - phủ định:
FNAND = 0 khi tất c? các đầu vào biến có trị 1.
FNAND = 1 trong các trường hợp còn lại.
ký hiệu quy ước
B?ng trạng thái
III.4. Phần tử ho?c - phủ định (NOR)
Là phần tử nhiều đầu vào biến, một đầu ra thực hiện hàm logic ho?c - phủ định:
FNOR = 1 khi tất c? các đầu vào biến có trị 0.
FNAND = 0 trong các trường hợp còn lại.
B?ng trạng thái
Gi?n đồ thời gian
III.5. Chú ý:
Trong thực tế các phần tử logic cơ bản không tồn tại ở dạng độc lập riêng lẻ mà nó được tích hợp trong một IC. Thông thường mỗi IC chứa 4 phần tử cùng loại.
Vì vậy khi có hàm logic tối giản ta nên đưa hàm về dạng có số các linh kiện ít nhất
Trong các mạch logic người ta thường sử dụng các phần tử NOR hoặc NAND. Vì một trong hai phần tử này có thể thay thế cho các phần tử logic khác.
NAND thay th? cho cỏc ph?n t? logic khỏc.
NOR thay th? cho AND
NOR thay th? cho NAND
X1
X2
X1
X2
III.6. Vớ d?: V? m?ch th?c hi?n h�m logic sau:
IV. một số phần tử logic thông dụng
IV.1. Phần tử khác dấu- XOR (cộng modul 2).
Là phần tử logic có hai đầu vào biến v� một đầu ra .
Quan hệ của hàm ra với các biến và như sau:
- Khi X1 = X2 hàm ra nhận trị "0"? FKD = 0.
- Khi X1 ? X2 hàm ra nhận trị "1"? FKD = 1.
B?ng trạng thái
Giản đồ điện áp.
Từ b?ng trạng thái ta có:
Phép cộng modul 2 có tính chất sau:
Nếu X1 ? X2 = X3 thỡ X1? X3 = X2 và X3 ? X2 = X1
IV.2. Phần tử cựng dấu- NXOR (tuong duong)
Là phần tử logic có hai đầu vào biến v� một đầu ra .
Quan hệ của hàm ra với các biến và như sau:
- Khi X1 = X2 hàm ra nhận trị "1"? FCD = 1.
- Khi X1 ? X2 hàm ra nhận trị "0"? FCD = 0.
B?ng trạng thái
ký hiệu quy ước
Từ b?ng trạng thái ta có:
Ví dụ: Hai công tắc điều khiển một bóng đèn
Hóy thi?t k? m?ch logic
Nh?n xột: DS sỏng hay t?t ph? thu?c v�o quy lu?t dúng c?t c?a cỏc cụng t?c
DS l� h�m
Xi l� bi?n
B?ng trạng thái
B?ng trạng Cỏc nụ
M?ch di?n dựng XNOR
M?ch di?n dựng NAND
DS
+U
M?ch di?n dựng NOR
DS
Ví dụ: Ba công tắc điều khiển một bóng đèn
Nh?n xột: DS sỏng hay t?t ph? thu?c v�o quy lu?t dúng c?t c?a cỏc cụng t?c
DS l� h�m
Xi l� bi?n
B?ng trạng thái
B?ng trạng Cỏc nụ
M?ch di?n dựng XOR
Chương 2
Các m?CH logic t? h?p
Các m?CH logic t? h?p
L� m?ch m� tr?ng thỏi d?u ra ch? ph? thu?c v�o t? h?p cỏc tr?ng thỏi d?u v�o m� khụng ph? thu?c v�o trỡnh t? tỏc d?ng c?a cỏc d?u v�o
Nhu v?y, m?ch t? h?p l� m?ch h?, h? khụng cú ph?n h?i, tr?ng thỏi dúng m? c?a cỏc ph?n t? trong m?ch ho�n to�n khụng b? ?nh hu?ng c?a tớn hi?u d?u ra
C?u trỳc c?a m?ch l� cỏc c?ng logic
IV. Bộ biến đổi mã và gi?i mã
IV.1. Bộ biến đổi mã nhị phân sang mã "1 từ n".
Bộ biến đổi mã nhị phân sang mã "1 từ 10".

B?ng trạng thái bộ chuyển đổi mã nhị - thập phân sang mã "1 từ 8"
Bộ biến đổi mã nhị phân sang mã "1 từ 8".
Cỏc d?u v�o Lựa chọn
/G2 = /G2A + /G2B : Dầu vào cho phép ở mức thấp.
G1: Dầu vào cho phép ở mức cao.
Bộ gi?i mã IC74LS138
IV.2. Bộ gi?i mã nhị phân BCD - mã thập phân 7 dấu.
Dạng bộ chỉ thị 7 thanh

Bộ chỉ thị 7 dấu được dùng phổ biến để biểu thị kết qu? thông tin bằng số thập phân nhờ đặc điểm có cấu tạo điôt phát quang (LED) hay tinh thể lỏng
LED bẩy thanh có Anốt chung
B?ng trạng thái bộ gi?i mã
Ví dụ: Xây dựng mạch giải mã cho thang a
y
X0
X1
C0
Mạch điện mô phỏng
v. bộ chọn kênh , phân kênh
V.1. Bộ chọn kênh
Bộ chọn kênh (Multiplexl) là mạch logic có nhiều đầu vào, một đầu ra, cho phép chọn một trong các đầu vào được nối với đầu ra.
1/ Bộ chọn kênh 2 đầu vào:
X0, X1: 2 đầu vào biến trạng thái
C0: Biến địa chỉ.
Y: Hàm ra.
3/ Một số ứng dụng của bộ chọn kênh
Chọn nguồn thông tin
V.2. Bộ phân kênh
Bộ phân kênh (Demultiplexel) là mạch logic có một đầu vào biến, nhiều đầu ra.
Cho phép nối tín hiệu vào đến một trong các đầu ra được chọn.
Ta xét bộ phân kênh 4 đầu ra
X0: đầu vào biến
C0, C1: 2 đầu vào biến địa chỉ.
Y0,Y1,Y2,Y3: 4 hàm ra, một trong 4 đầu n�y sẽ được nối với X0
Mạch điện mô phỏng
B?ng trạng thái

Trường hợp đầu vào X0 nhận trị "1", bộ phân kênh làm việc như một bộ gi?i mã "1 từ n".
Một trong các ứng dụng quan trọng của bộ phân kênh là được dùng để chuyển đổi (tín hiệu) nối tiếp - song song.
Chuong 3
Các mạch Trigơ
Chuong 3: Các mạch Trigơ
Trigơ (Flip - Flop) là phần tử cơ b?n nhất để từ đó chế tạo ra các mạch dãy (mạch logic có nhớ).
Trigơ thuộc loại mạch không đồng bộ có hai trạng thái ổn định bền theo thời gian ứng với hai mức logic "1" và "0".
Trạng thái của Trigơ có thể thay đổi khi tác động xung lên các đầu vào.
Trạng thái tương lai của Trigơ không nh?ng phụ thuộc vào các biến vào mà còn phụ thuộc vào trạng thái hiện tại.
Khi ngừng tác động xung lên các đầu vào , trạng thái Trigơ gi? nguyên, với đặc điểm này các mạch Trigơ được dùng để lưu tr? thông tin dưới dạng mã nhị phân.
I. trigơ R-S
I.1. Trigơ R-S không đồng bộ:
Là loại Trigơ cơ b?n nhất để từ đó tạo ra các loại Trigơ khác
Mạch điện mô phỏng
B?ng trạng thái
R (Reset): Dầu vào xoá.
S (Set):Dầu vào thiết lập.
n: Trạng thái hiện tại
n + 1: Trạng thái tương lai.
x: Trạng thái cấm tại đó giá trị của hàm ra là không xác định.



Gi?n đồ xung minh hoạ quá trỡnh làm việc của Trigơ R-S được xây dựng từ NAND
Trạng thái Trigơ chỉ thay đổi (lật) ở các thời điểm xung điều khiển chuyển t? trị "1" về "0". ? Trigơ chỉ ph?n ứng với các sườn âm của xung điều khiển đặt tới lối vào.
II. Trigơ D (DElay)
C: Biến điều khiển (xung nhịp - xung đồng bộ)
Dn: D? liệu vào.
Khi C = 0, trạng thái của trigơ gi? nguyên ? Qn+1 = Qn.
Khi C = 1, giá trị đầu ra trigơ nhận giá trị đưa đến đầu vào D
? Qn+1 = Dn.
B?ng trạng thái
Trigơ D được xây dựng từ các phần tử NAND.
Trên gi?n đồ xung ta nhận thấy xung ra chậm sau so với xung vào một kho?ng thời gian là ? (chính vỡ đặc điểm này mà người ta gọi nó là trigơ trễ D- Delay), ở gi?n đồ trên độ rộng xung ra bằng chu kỳ của dẫy xung C.
Trigơ D là phần tử cơ b?n xây dựng nên các bộ ghi thông tin nhị phân, các bộ chốt đệm d? liệu
Khi C = 1 thực hiện nhận d? liệu - chế độ đệm,
Khi C = 0 trạng thái trigơ không đổi - chốt d? liệu.
Gi?n đồ xung
III. Trigơ chính - phụ
( Trigơ M - S)
Thông thường để tránh ?nh hưởng của nhiễu, tang độ tin cậy trong việc ghi v� đọc thông tin, từ R-S Trigơ người ta xây dựng các Trigơ M-S bằng cách ghép hai Trigơ R-S đồng bộ liên tiếp nhau (hỡnh 1). Khi đó việc ghi thông tin chỉ xẩy ra khi lối ra bị khoá và ngược lại việc đọc thông tin chỉ xẩy ra khi lối vào đã bị khoá.
M-S Trigơ cấu trúc từ phần tử NAND
Nhóm các phần tử G1, G2, G3, G4 tạo nên R-S Trigơ chính
Nhóm G5, G6, G7, G8 tạo nên R-S Trigơ phụ.
Hai nhóm làm việc với hai dãy xung nhịp C ngược pha nhau nhờ cửa đ?o G9.
R-S Trigơ ph?
R-S Trigơ chính
Quá trỡnh ghi, đọc thông tin được điều khiển bởi xung nhịp C
Khi biên độ xung tang tới mức b thông tin đặt tới lối vào sẽ được ghi vào Trigơ chính.
Tại sườn âm khi biên độ xung gi?m tới mức d Trigơ chính bị ngắt khỏi lối vào nhờ C = 0 khoá G1, G2,
Lúc đạt tới mức e thông tin được chuyển từ Trigơ chính sang Trigơ phụ
Tại sườn dương khi biên độ xung tang tương ứng với điểm a Trigơ phụ ngắt khỏi Trigơ chính nhờ = "0" khoá G5, G6
IV. Trigơ vạn nAng j-k
Mạch điện mô phỏng
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3
1
2
3
K
C
J
G1
G2
G3
G4
G5
G6
G9
G7
G8
R
S
Qn
Trigơ vạn nang J-K được xây dựng từ các phần tử NAND.
Gi?n đồ xung
B?ng cỏc nô
B?ng trạng thái
Mạch điện mô phỏng
VI. Chuyển đổi Trigơ vạn năng J-K
thành các loại Trigơ khác.
VI.1. Chuyển đổi Trigơ J-K thành Trigơ R-S

Trigơ R-S
R
S
Q
Mạch điện mô phỏng
B?ng trạng thái
Nối Trigơ J-K thành R-S
VI. Chuyển đổi Trigơ J-K thành Trigơ D

Trigơ D
D
C
Q
Mạch điện mô phỏng
Nối Trigơ J-K thành D
VI. Chuyển đổi Trigơ J-K thành Trigơ T

Trigơ R-S
T
C
Q
Mạch điện mô phỏng
Nối Trigơ J-K thành T
Chương 4

Bộ đếm
I. Khái niệm B? D?M:

B? d?m dựng d? đếm số lượng xung đưa tới đầu vào, k?t qu? du?c th? hi?n b?ng các bit ? d?u ra ( theo quy lu?t s? nh? phân )
Chú ý:
Bé ®Õm chỉ làm việc Với sườn của Xung đếm


Q 0
Tin hi?u dk
Xung d?m
Q 1
Q n
C
Các bit d?u ra
C?u t?o BD l� :các trigơ đếm
0
1
0
Th? hi?n dung lu?ng c?a BD:
N?u BD cú n bớt thỡ nú cú mụ dun 2n
D?m du?c (2n -1) xung
Xung th? 2n dua B? d?m tr? v? v? trớ ban d?u
DK tr?ng thỏi d?u c?a BD
DK d?n ti?n
DK d?m lựi
Nhu v?y BD g?m:
B? d?m ti?n : Khi cú xung v�o thỡ d?u ra cú giỏ tr? nh? phõn tang lờn m?t m?c giỏ tr?

B? d?m lựi : khi cú xung v�o thỡ d?u ra cú giỏ tr? nh? phõn gi?m di m?t m?c giỏ tr?
B?ng trạng thái các trigơ đếm của
bộ đếm nhị phân ti?n 3 bit môđun 8
Bộ đếm ti?n 3 bit mô đun 8, l�m vi?c v?i su?n âm c?a xung nh?p v?i tr?ng thái d?u l� 000
B?ng trạng thái các trigơ đếm của
bộ đếm nhị phân lựi 3 bit mô đun 8
Bộ đếm lựi 3 bit mô đun 8, l�m vi?c v?i su?n dương c?a xung nh?p v?i tr?ng thỏi d?u l� 111
II. Co s? xõy d?ng b? d?m:
các trigơ đếm
Bộ đếm nhị phân đồng bộ (song song)
Bộ đếm nhị phân không đồng bộ (nối tiếp)
III. Bộ đếm nhị phân kiểu nối tiếp (không đồng bộ ).
Xung cần đếm được đưa vào một cách tuần tự tại lối vào đồng bộ (cửa C ) của trigơ đầu tiên F0.
Dầu ra Q của trigơ trước được nối với đầu vào đồng bộ C của trigơ tiếp theo cấp cao hơn (Qi nối với Ci+1).
Nh?n xột:
Qua mỗi trigơ Fi thực hiện chia đôi tần số của dẫy xung vào.
Dể tạo ra bộ đếm có dung lượng lớn ta cần tang số trigơ (số bit) khi đó do có hiện tượng trễ tích luỹ gi?a dãy xung vào và dãy xung ra làm gi?m kh? nang đếm nhanh khi số bít tang dần, độ trễ tích luỹ chung bằng tổng độ trễ do các trigơ tạo nên.? Dây cũng chính là nhược điểm chính của bộ đếm nhị phân nối tiếp (không đồng bộ).
Xung xoá ph?i xuất hiện trước dãy xung đếm để thiết lập trạng thái ban đầu Q0 = Q1 = Q2 = Q3 = "0".
N?u dùng các trigơ được xây dựng từ các phần tử NOR (lật theo sườn dương của xung đồng bộ) thỡ ta cú k?t qu? ngu?c l?i
III. Bộ đếm nhị phân kiểu song song (đồng bộ)
Các xung đếm được đưa tới đồng thời các lối vào đồng bộ (cửa C) của các trigơ
Các đầu vào JK được dùng để điều khiển quá trỡnh lật của mỗi trigơ theo
Bộ đếm nhị phân ti?n, đồng bộ, 3 bít mô đun 8 dùng Trigơ JK
Thời gian trễ chung của bộ đếm chỉ bằng thời gian trễ của một trigơ gây nên ? Dây cũng chính là ưu điểm nổi bật so với bộ đếm nhị phân không đồng bộ.
Nh?n xột:
Bộ đếm nhị phân đồng bộ có ưu đi?m là kết cấu đơn gi?n
Nhược điểm là khi bộ đếm cần dung lượng lớn thỡ các trigơ ở bít cú trọng số cao cần rất nhiều các đầu vào điều khiển JK ? Diều này làm cho mạch điện phức tạp. Dể khắc phục nhược điểm này ta dùng b? d?m cú nh?
Bộ đếm nhị phân thuận 4 bit, môdun 16 dùng các trigơ vạn nAng JK kết hợp với các cổng logic, có logic tạo nhớ.
E: là tín hiệu điều khiển, E = "1" cho phép bộ đếm làm việc, E = "0" trạng thái của bộ đếm không đổi.
Tín hiệu nhớ CE nhận trị "1" khi bộ đếm đã đầy (Q0=Q1=Q2=Q3=E ="1")
Khi cần bộ đếm có dung lượng lớn hơn ta ghép liên tiếp các mô đun đếm với mỗi mô đun là bộ đếm nhị phân đồng bộ 4 bit mô đun 16
Chỳ ý:
Bộ đếm nhị phân lựi, đồng bộ 4 bít dùng Trigơ JK
IV. Bộ đếm nhị phân có mô đun đếm bất kỳ.
Dược xây dựng dựa trên cơ sở các bộ đếm tổng nhị phân (bộ đếm có mô đun đếm đầy đủ) sau khi đã loại bỏ các trạng thái dư.
Số trạng thái dư với mô đun đếm là S = 2N - n (N - số trigơ hay số bit).
Số trigơ đếm sử dụng được chọn theo số lượng cực tiểu của S.
Việc loại bỏ các trạng thái dư được thực hiện cưỡng bức nhờ các mạch vòng hồi tiếp thích hợp, vào các thời điểm thích hợp theo ý định thiết kế
Bộ đếm tiến mô đun 10 (bộ đếm nhị - thập phân hay BCD)
Nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 4 bit mô đun 16 sau khi đã loại 6 trạng thái dư, nhờ các mạch vòng hồi tiếp thích hợp mà đến xung đếm thứ 10 sẽ đưa bộ đếm về trạng thái ban đầu
B?ng trạng thái
Gi?n đồ thời gian minh hoạ hoạt động bộ đếm nhị phân mô đun 10
0 0 0 0
Q3
Q2
Q1
Q0
0 1 1 1
Q3
Q2
Q1
Q0
1 0 0 0
Q3
Q2
Q1
Q0
1 1 1 1
Q3
Q2
Q1
Q0
0 0 0 1
Q3
Q2
Q1
Q0
0 1 1 0
Q3
Q2
Q1
Q0
1 0 0 1
Q3
Q2
Q1
Q0
1 1 1 0
Q3
Q2
Q1
Q0
0 0 1 0
Q3
Q2
Q1
Q0
0 1 0 1
Q3
Q2
Q1
Q0
1 0 1 0
Q3
Q2
Q1
Q0
1 1 0 1
Q3
Q2
Q1
Q0
0 0 1 1
Q3
Q2
Q1
Q0
0 1 0 0
Q3
Q2
Q1
Q0
1 0 1 1
Q3
Q2
Q1
Q0
1 1 0 0
Q3
Q2
Q1
Q0
Dồ hỡnh chuyển đổi trạng thái của bộ đếm môđun 10.
Trạng thái dư
B?ng trạng thái minh hoạ quá trỡnh làm việc của bộ đếm nhị phân mô đun 10 được xây dựng từ 4 trigơ vạn nang JK.
B?ng các nô
J2 = Q1.Q0
K2 = Q1.Q0
J3 = Q1.Q0.Q2
K3 = Q0
K1 = Q0
Q0
Q2
Q3
5 v
Thiết kế bộ đếm lùi mô đun 6 dùng trigơ D đồng bộ
Bộ đếm đếm được tối đa 5 xung, xung thứ 6 đưa bộ đếm trở về vị trí ban đầu.
Số trigơ ph?i tho? mãn 2N > 6 ? chọn N = 3
(Số trigơ sử dụng xây dựng bộ đếm l� 3, Số trạng thái dư : 2 ).
Gi?n đồ thời gian
B?ng trạng thái
Dồ hỡnh chuyển đổi trạng thái của bộ đếm lựi 3 bit môđun 6
B?ng trạng thái minh hoạ quá trỡnh làm việc của bộ đếm mô đun 6 được xây dựng từ 3 trigơ D
V. Bộ đếm nhị phân thuận - ngược
L = 1 thực hiệu đếm tiến
L = 0 thực hiện đếm lùi
T là điều khiển đếm tiến
N là điều khiển đếm lùi
B?ng trạng thái
Mô phỏng chuyển mạch
Một trong nh?ng bộ đếm được sử dụng khá phổ biến và thuận tiện trong thực tế là:74LS192(bộ đếm 10), 74LS193(bộ đếm 16). Hai bộ đếm này vừa có kh? nang đếm tiến, vừa có kh? nang đếm lựi và đặc biệt là lập tỡnh được.
B?ng trạng thái
Sơ đồ nguyên lý
Gi?n đồ thời gian
B?ng trạng thái
Chúc các bạn thành công!