Chuong 5-Bo Nho

BỘ NHỚ
1. Mục tiêu:
- Hiệu xuất máy tính phụ thuộc rất nhiều vào tốc độ truy xuất của bộ nhớ (access time)
- Tốc độ bộ nhớ chậm hơn nhiều khi so sánh với tốc độ CPU
- Quá trình xử lí có thể bị thắt cổ chai bởi khả năng của hệ thống bộ nhớ
Mục đích: Nghiên cứu các phương pháp tổ chức bộ nhớ nhằm hạn chế phần nào những nhược điểm trên.
-Tổ chức bộ nhớ và hiệu xuất
-Bộ nhớ nội và chức nhăng sử dụng
-Bộ nhớ ngoại và chức nhăng sử dụng
2. Thuật ngữ
- Capacity: Số thông tin có thể lưu trữ trong một đơn vị bộ nhớ
- Word: Đơn vị tự nhiên trong tổ chức bộ nhớ
- Addressable unit
- Đơn vị truyền: Số thành phần dữ liệu được truyền tại một thời điểm ( Số bit trong bộ nhớ chính hoặc khối trong bộ nhớ thứ cấp
- Transfer rate
3. Tốc độ (Access time):
- Đối với bộ nhớ truy xuất random (RAM) là thời gian xác định địa chỉ và thực hiện việc truyền
- Đối với bộ nhớ truy xuất "non-random" là thời gian để vị trí đầu đọc/ghi đặt tại vị trí truy xuất
4. Memory cycle time:
Là Access time cộng với thời gian được yêu cầu trước khi một truy xuất kế được bắt đầu
5. Công nghệ truy xuất (Access technique):
- Truy xuất ngẫu nhiên (Random access):
� Mỗi ô nhớ có một địa chỉ vật lí phân biệt
� Mỗi ô nhớ có thể truy xuất ngẫu nhiên và tất cả thời gian truy xuất là như nhau
� Ví dụ : Main memory ( bộ nhớ chính)
- Truy xuất tuần tự (Sequential access):
� Mỗi dữ liệu không có một địa chỉ phân biệt
� Phải đọc tất cả mục dữ liệu tuần tự cho đến khi tìm thấy mục dự liệu
� Thời gian truy xuất có thể biến đổi được
� Ví dụ: tape drive
Nơi chứa mã chương trình và dữ liệu
Với sự phát triển CPU, những phần mềm phức tạp đòi hỏi bộ nhớ lớn và nhanh hơn
Bộ nhớ Cache, FPM RAM, EDORAM, SDRAM, flash BIOS, DDR RAM, RDRAM…

Bộ nhớ phân cấp (Memory Hierarchy)
5.1 Những khái niệm:
Tổchức của bộ nhớ
Là một dãy ô nhớ tổ chức thành hàng(row) và cột (column)
Mỗi hàng được gọi làmột địa chỉ (address) trên IC nhớ
Các cột tượng trưng cho các bít dữ liệu trong mỗi hàng
Giao giữa hàng và cột là một bít nhớ riêng lẻ (gọi là một ô nhớ - cell)
Các đường tín hiệu của bộ nhớ:
Các đường địa chỉ, đường dữ liệu và các đường điều khiển.
Địa chỉ là một số nhị phân và mạch chuyển bên trong IC sẽ chuyển đồi thành các tín hiệu cụ thể.
Đường dữ liệu có nhiệm vụ đa (theo cả 2 chiều)
Các đường điều khiển được dùng điều hành IC nhớ:
Đường tín hiệu R/W (read/write): chỉ rõ dữ liệu được đọc ra khỏi địa chỉ chỉ định hay ghi vào nó.
Đường tín hiệu CS (chip select) kích hoạt một IC nhớ hoạt động
RAS (Row Address Select) CAS (column Address Select) để phục vụ hoạt động làm tươi.
5.3 Cách tổ chức bộ nhớ trong hệ thống máy PC
Cách điều hành và quản lý bộ nhớ.
Tương thích ngược với các máy đời cũ  bị hạn chế  bổ sung các kiểu bộ nhớ khác, cùng phần cứng và phần mềm.
VD: các PC đời cũ chỉ quản lý 1MB bộ nhớ.
Các phân loại thông thường:
Bộ nhớ qui uớc (conventional memory)
bộ nhớ mở rộng (extended memory)
bộ nhớ bành trướng (expanded memory)
Ngoài ra (bộ nhớ cao…).
chỉ có ý nghĩa đối với phần mềm sử dụng
Bộ nhớ qui ước (conventional memory)
640KB bộ nhớ truyền thống giới hạn của DOS
từ 00000h – 9FFFFh
Dùng để nạp và chạy các ứng dụng
Nguyên thủy chỉ cung cấp 512KB
Phần trên từ 640KB -1M dành cho những cúc năng hệ thống.
Bộ nhớ mở rộng (extended memory)
Khắc phục hàng rào 640KB
Định địa chỉ theo chế độ bảo vê (protected mode)
80280 có thể định 16MB bộ nhớ, CPU hiên nay có thể đến 4GB hoặc cao hơn
Yếu tố chủ chốt: phần mềm quản lý (phải được nạp để máy tính có thể truy cập bộ nhớ
VD: DOS 5.0 có tiện ích HIMEM.SYS
DOS không dùng được bộ nhớ mở rộng
Bộ nhớ bành trướng (expanded memory)
Khắc phục 640KB của cách định địa chỉ thực
Các khối (block) bộ nhớ bành trướng được chuyển vào trong phạm vi bộ nhớ co sở  chương trình có thểtruy cập trong chế độ thực
Đặc tả: sử dụng những bank 16KB ánh xạ vào trong phạm vi 64KB chế độ thực  có thể xử lý 4 blocks bộ nhớ bành truớng
VD: tiện ích EMM386.exe của DOS
Vùng nhớ trên (UMA):
Vùng 384KB bên trên của bộ nhớ thực.
Dành riêng xử lý làm bộ nhớ hệ thống.
Không dùng toàn bộ 384KB
Không thề dùng cho chương trình ứng dụng, nhưng có thể cho các driver và TSR.
Vùng nhớ cao (HMA):
Có thể truy cập 1 đoạn segment (64KB) mpộ nhớ mở rộng trong chế độ thực.
Do cách sáp đặt các đường tín hiệu địa chỉ.
Không liên lạc với 640KB của DOS
5.4 những điểm cần lưu ý
tốc độ: thời gian truy cập (access time): khoảng thời gian trễ từ lúc trong bộ nhớ được xác định xong địa chỉ cho tới lúc dữ liệu được đưa tời bus dữ liệu,
Đơn vị ns: thường 50 -60ns
Không cải thiện được tốc độ khi dùng bộ nhớ nhanh trong hệ thống chậm
Càng nhiều wait states thì hiệu năng hoạt động hệ thống càng thấp.
5.5 tìm hiểu về sự “làm tươi” bộ nhớ
Làm mạnh lại tín hiệu điện trong bộ nhớ DRAM
Không làm tươi, dữ liệu sẽ bị mất
Mỗi ô nhớ trong mảng sắp xếp của bộ nhớphải được đọc ra rối ghi vào lại.
Được xử lý bởi chipset bo mạch chính
5.7 Các loại bộ nhớ vật lý
DRAM (Dynamic RAM)
Dạng bộ nhớ thông dụng
Đơn giản, ít tốn kém, dễ sản xuất
Nội dung phải được làm tươi sau vài ms
bị ảnh hưởng bởi thời gian truy cập
Ngày nay: còn được dùng trong bộ nhớ hiển thị
SRAM (Static RAM)
Kiểu bộ nhớ cổ điển
Không cần làm tươi
Tốc độ truy cập nhanh hơn nhiều so với DRAM
Chế tạo phức tạp (6 transistor hoặc hơn để lưu 1 bit)
Tiêu thụ nhiều điện năng
Thường dùng làm cache L2 trong PC
VRAM (video RAM)
Dùng cho việc hiển thi thông tin nhanh
Phát minh bởi Samsung
Dùng cách sắp xếp dual data bus: một bus dữ liệu nhập, một bus dữ liệu xuất
Viêc đọc dữ liệu và ghi vào VRAM xảy ra cùng lúc  cài thiện tốc độ hơn nhềiu so với DRAM
FPMDRAM (fast page mode DRAM)
Phát triển từ DRAM
DRAM: mỗi lần truy cập DRAM phải định lại trang cần đọc.
FPM cho phép CPU truy cập nhiều phần dữ liệu trên cùng trang không cần định vị lại
EDRAM (Enhanced DRAM)
Đặt 1 lượng nhỏ RAM tĩnh vào trong bản thân từng module EDRAM
Giống cache được bổ sung bên trong RAM
Hoạt động giống FPMDRAM, nhưng đọc dữ liệu từ cache trước

EDO RAM(Extended data ouput RAM)
Một biến thể của DRAM
Kéo dài thời gian truy xuất có hiêu lực
Thực hiện bằng cách sửa đổi vùng đệm xuất, dữ liêu vẫn có hiệu lục cho dến khi co tín hiệu giải phóng
Cải thiên từ 15 -30% hiệu năng của bộ nhớ
Bo mạch chính phải dùng 1 chipset để chấp nhận EDO
BEDORAM (Brust EDORAM)
Dạng biến thể tử EDORAM
Đọc dữ liệu theo từng chủm: sau khi dự liệu hợp lệ được cung cấp, ba địa chỉ kế tiếp có thể được đựoc trong mỗi chu kỳ (x-a-a-a)
Gặp khó khăn trong việc yểm trợ bo mạch chính tố độ hơn 66MHZ
SDRAM (Synchronous DRAM)
Truyền dữ liệu theo 1 tỉ lệ nào đó của xung nhịp
Việc xuất có thể thực hiện vào bất kỳ thời điểm trong chu kỳ xung nhịp


Cung cấp chế độ “pipeline brust”: cho phép một cuộc truy cập thứ nhì bắt dầu trước khi cuộc truy cập hiện tại thực hiện xong.
Thời gian truy cập giảm (10ns) tốc độ 100MB/s
Được sử dụng rộng rãi hiện nay.
Hoạt động giống BEDO RAM
Tốc dộ truyền 66,100, 133MHz hổ trợ các máy Pntium
CDRAM (cached DRAM)
Tích hợp cache và DRAM
sử dụng giải pháp “set-associative”
DDR RAM
Cho phép tăng gấp đôi tốc độ so với SDRAM
266Mhz, 333Mhz, 400Mhz.
RDRAM (Rambus DRAM)
Do hãng Rambus Inc chế tạo
Tạo một kiến trúc mới (kênh Rambus)
dữ liệu được gửi theo từng khối 256 byte
với một xung nhịp kép 250Mhz, tốc độ 500MB/s
Tốn kém về thiết kế
chỉ thấy RDAM trong các máy chuyen dụng cao cấp
VD: mainboard chipset Intel850
5.7 Các kỹ thật thực hiện bộ nhớ trong máy
Ba kiến trúc phổ biến
bộ nhớ phân trang (paged memory)
bộ nhớ đam xen (interleaved memory)
Đệm cache bộ nhớ (memory caching)
Bộ NHỚ PHÂN TRANG (PAGED MEMORY)
Chia Ram hệ thống thành từng nhóm (trang)
Một trang từ 512byte đến vài KB.
Cho phép truy cập trên cùng trang mà không phải đợi
Bộ NHỚ ĐAM XEN (INTERLEAVED MEMORY)
Hiệu năng tốt hơn bộ nhớ phân trang.
Kết hơp 2 bank bộ nhớ thành một.
Nội dung bộ nhớ bố trí luân phiên giữa 2 vùng này.
Cho phép truy cập lần thứ 2 trước khi lần thứ nhất thực hiện xong
Phải cung cấp các module dưới dạng các cặp bằng nhau
Nếu gắn vào 1 bank  hiêu năng kém
Đệm cache bộ nhớ (memory caching)
Cache là 1 lương SRAM (8KB-1MB) tạo thành mạch thứ cấp
Hiệu năng 5 -15ns
Dùng 1 IC kiểm soát cache theo dõi vị trí nhớ.
CPU kiểm tra dữ liệu ở cache trước
PC: thường có 2 cấp độ cache.
Bộ nhớ bóng (Shadow memory)
Khắc phục thời gian truy cập chậm của ROM BIOS
Nội dung của ROM được nạp vào RAM hki hệ thống khởi động
Có ích trong những chip không dùng toàn bộ độ rộng bus.
VD: một hệ thống 16bit dùng bo mạch chức 1 IC ROM 8 bit phải dùng 2 lần truy cập mới được 16 bit

5.8 Vấn đề PARITY
giữ cho dữ liệu và chương trìng không hề bị lỗi  kỹ thuật parity
Nguyên lý: mỗi byte ghi vao bộ nhớ đều được kiểm tra và một bit thứ 9 được nối thêm vào sau byte với tính cách một bit kiểm tra
Nếu parity đọc khớp với parity tính: dữ liệu được xem là có giá trị
1 byte được cấp 1bit parity, máy 32bit có 4bit parity
2 kiểi parity:
Parity chẳn(even parity):
Bit patiry là 0: nếu số lượng bit 1 là chẳn
Bit patiry là 1: nếu số lượng bit 1 là lẻ
Parity lẻ(odd parity):
Bit patiry là 0: nếu số lượng bit 1 là là lẻ
Bit patiry là 1: nếu số lượng bit 1 là chẳn