Cac phan tu logic co ban (Dien tu hoc)

1
CHƯƠNG 5. CƠ SỞ ĐIỆN TỬ SỐ
§3. CÁC PHẦN TỬ LOGIC CƠ BẢN
HỌC PHẦN: ĐIỆN TỬ HỌC
GV: Võ Công Nghi
2
§3. CÁC PHẦN TỬ LOGIC CƠ BẢN
3.1. Phần tử đảo NOT (Phủ định logic)
3.2. Phần tử AND (Và)
3.3. Phần tử OR (Hoặc)
3.4. Các cổng đa chức năng thông dụng
3
3.1. Phần tử đảo NOT (phủ định logic)
Đặc điểm: Có một lối vào cho biến và một lối ra thực hiện hàm phủ định
Ký hiệu:
4
3.1. Phần tử đảo NOT (Phủ định logic)
Bảng trạng thái:
0
1
Xét cổng NOT có lối vào x, ta có bảng trạng thái sau:
5
3.2. Phần tử AND (VÀ)
Đặc điểm: Có nhiều lối vào cho biến và một lối ra thực hiện hàm nhân logic:
Ký hiệu:
6
Bảng trạng thái:
3.2. Phần tử AND (VÀ)
0
1
0
0
Xét trường hợp cổng OR có 2 lối vào x1 và x2, ta có bảng trạng thái sau:
7
3.3. Phần tử OR (HOẶC)
Đặc điểm: Có nhiều lối vào cho biến và một lối ra thực hiện hàm cộng logic:
Ký hiệu:
8
Bảng trạng thái:
3.3. Phần tử OR (HOẶC)
Xét trường hợp cổng OR có 2 lối vào x1 và x2, ta có bảng trạng thái sau:
0
1
1
1
9
3.4. Các cổng đa chức năng thông dụng
Đặc điểm: Có nhiều lối vào cho biến và một lối ra thực hiện hàm nhân – phủ định logic:
3.4.1. Phần tử NAND (VÀ-PHỦ ĐỊNH)
10
3.4. Các cổng đa chức năng thông dụng
Ký hiệu:
3.4.1. Phần tử NAND (VÀ-PHỦ ĐỊNH)
11
3.4.1. Phần tử NAND (VÀ-PHỦ ĐỊNH)
Bảng trạng thái:
Xét trường hợp cổng NAND có 2 lối vào x1 và x2, ta có bảng trạng thái sau:
1
0
1
1
12
Đặc điểm: Có nhiều lối vào cho biến và một lối ra thực hiện hàm cộng – phủ định logic:
3.4.2. Phần tử NOR (HOẶC-PHỦ ĐỊNH)
13
Ký hiệu:
3.4.2. Phần tử NOR (HOẶC-PHỦ ĐỊNH)
14
3.4.2. Phần tử NOR (HOẶC-PHỦ ĐỊNH)
Bảng trạng thái:
Xét trường hợp cổng NOR có 2 lối vào x1 và x2, ta có bảng trạng thái sau:
1
0
0
0
15
Đặc điểm: Có hai lối vào cho biến và một lối ra thực hiện hàm cùng dấu hay thực hiện hàm so sánh tương đương
3.4.3. Cổng đồng trị hay phần tử tương đương (Đồng dấu)
16
Ký hiệu:
3.4.3. Cổng đồng trị hay phần tử tương đương (Đồng dấu)
17
3.4.3. Cổng đồng trị hay phần tử tương đương (Đồng dấu)
Bảng trạng thái:
Xét cổng đồng trị có 2 lối vào x1 và x2, ta có bảng trạng thái sau:
1
1
0
0
18
3.4.3. Cổng đồng trị hay phần tử tương đương (Đồng dấu)
Ta xây dựng hàm Ftd từ các phần tử NAND:
Với:
, ta có sơ đồ tổ hợp logic sau:
Vậy:
Áp dụng định lý Morgan:
và phép phủ định của phủ định:
Ta có:
19
CÂU HỎI TRẮC NGHIỆM
Câu 1. Cho mạch logic tổ hợp có cấu trúc như hình vẽ:
Biểu thức và giá trị của hàm F khi x1=x2=x3=1 là:
A.
B.
C.
D.
20
CÂU HỎI TRẮC NGHIỆM
Câu 2. Cho mạch logic tổ hợp có cấu trúc như hình vẽ:
Biểu thức và giá trị của hàm F khi x1=x2=x3=0 là:
A.
B.
C.
D.
21
CÂU HỎI TRẮC NGHIỆM
Câu 3. Cho mạch logic tổ hợp có cấu trúc như hình vẽ:
Biểu thức ở ngõ ra của hàm F là:
A.
B.
C.
D.
22
BÀI TẬP ÁP DỤNG
Bài 1. Cho mạch logic tổ hợp có cấu trúc như hình vẽ:
Xác định biểu thức ở ngõ ra của hàm F.
Tìm giá trị của F khi x1= x2=0 và khi x1=x2= 1
23
BÀI TẬP ÁP DỤNG
HD Bài 1
b. + Khi x1 = x2 = 0, ta có:
Biểu thức ở ngõ ra của hàm F
Vậy:
+ Khi x1 = x2 = 1, ta có:
24
BÀI TẬP ÁP DỤNG
Bài 2. Cho mạch logic tổ hợp có cấu trúc như hình vẽ:
Xác định biểu thức ở ngõ ra của hàm F.
Tìm giá trị của F khi x= 0, y=1
25
BÀI TẬP ÁP DỤNG
HD Bài 2
Biểu thức ở ngõ ra của hàm F
x
y
x
y
b. Khi x = 0, y = 1:
Ta có:
26
BÀI TẬP ÁP DỤNG
Bài 3. Cho mạch logic tổ hợp có cấu trúc như hình vẽ:
Xác định biểu thức ở ngõ ra của hàm F.
Rút gọn biểu thức của hàm F.
27
BÀI TẬP ÁP DỤNG
HD Bài 3
Biểu thức ở ngõ ra của hàm F
x
y
b. Rút gọn biểu thức của hàm F:
x
y
Ta có: