Asic va vlsi.

Slide 1
Thiết kế vi mạch VLSI - ASIC - FPGA
THIÊT KẾ VI MẠCH VLSI ASIC
Áp dụng cho ngành Kỹ thuật Máy tính
Biên soạn: Nguyên Văn Huy
BM: KTMT – ĐH KTCN Thái Nguyên
Web: http://ktmtcn.tk

Tài liệu tham khảo:
“ASIC lập trình được”, Tống Văn On, NXB Thống Kê, 2004
“Thiết kế hệ thống VLSI”, Đinh Sỹ Hiền, NXB ĐHQG TPHCM
“The VLSI Handbook”, Wai Kai Chen
Slide 2
Thiết kế vi mạch VLSI - ASIC - FPGA
Chương 1 TỔNG QUAN
1.1. Tìm hiểu về VLSI
1.2. Lý do để VLSI được chọn và phát triển
1.3. ASIC là gì?
1.4. FPGA là gì?
1.5. Nguyên lý lập trình cho vi mạch
1.6. So sánh với lập trình phần mềm
Slide 3
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
SSI (Small Scale Integration – Mạch tích hợp cỡ nhỏ) 1970
Trên mạch chỉ có thể chứa được từ 1 đến 10 công logic (NAND, NOR, .v.v.)
Chủ yếu áp dụng cho các bài toán nhỏ nhứ thiết kế các máy tính điện tử cầm tay.
Slide 4
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
VD Máy tính cầm tay
Hình 1.1 – Kích thước chip lớn nhưng chức năng nhỏ
Slide 5
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
MSI (Medium Scale Integration – Mạch tích hợp cỡ trung bình).
Ngoài việc tích hợp các cổng logic, các mạch còn được mở rộng tích hợp thêm các bộ đếm và các chức năng logic tương đương .
Slide 6
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
LSI (Large Scale Integration – Mạch tích hợp cỡ lớn)
Được tích hợp với nhiều chức năng logic hơn, thậm chí có cả bộ vi xử lý hoàn chỉnh trong một chip.
Slide 7
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
Ví dụ chip điều khiển màn hình LCD
Hình 1.2 – Kích thức IC giảm những chức năng lớn
Slide 8
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
VLSI(verry large scale integation)
Mọi thứ đều có trong một chíp.
Đã có các bộ xử lý 64 bít, các bộ số học dấu phẩy động.
Trên một triệu transistor chỉ trên một miếng Silic
Slide 9
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
Slide 10
Thiết kế vi mạch VLSI - ASIC - FPGA
1.1. Tìm hiểu về VLSI
Slide 11
Thiết kế vi mạch VLSI - ASIC - FPGA
1.2. Lý do để VLSI được chọn
và phát triển
Trước đây, khi muốn thiết kế một hệ thống mạch, chúng ta phải thiết kế từ những IC chuẩn thiết kế sẵn sử dụng công nghệ TTL (Transistor – Transistor Logic).
Slide 12
Thiết kế vi mạch VLSI - ASIC - FPGA
Hình 1.3 – Một ví dụ về 1 mạch được thiết kế trên các IC chuẩn TTL
Slide 13
Thiết kế vi mạch VLSI - ASIC - FPGA
1.2. Lý do để VLSI được chọn
và phát triển
Khi công nghệ CMOS ra đời, hàng triệu transistor có thể chứa trong một miếng silic nhỏ
Các kỹ sư bắt đầu nhận ra lợi ích của việc thiết kế một IC đáp ứng yêu cầu cụ thể cho một hệ thống thay vì phải thiết kế chúng từ các IC chuẩn riêng biệt.
Slide 14
Thiết kế vi mạch VLSI - ASIC - FPGA
1.2. Lý do để VLSI được chọn
và phát triển
Các kỹ sư sẽ phân tích và thiết ra một IC duy nhất để giải bài toán đó, không cần sự chắp nối của nhiều IC khác nhau, giảm khả năng lỗi, giảm thời gian chờ giữa các IC, giá thành hạ.
Slide 15
Thiết kế vi mạch VLSI - ASIC - FPGA
1.3. ASIC là gì?
ASIC viết tắt của: Application-Specific Integrated Circuit
Là một IC được thiết cho một mục đích hoặc một hệ thống cụ thể (Full custom IC )
Thực chất là một dải các transistor MOS chưa được kết nối.
Việc kết nối để tạo thành mạch cụ thể phục thuộc vào người sử dụng
Slide 16
Thiết kế vi mạch VLSI - ASIC - FPGA
1.4. FPGA là gì?
FPGA là tập hợp các cell logic lập trình được nối với nhau bằng ma trận chuyển mạch lập trình được.
Để trở thành một mạch cụ thể, ma trận chuyển mạch sẽ được lập trình để định tuyến các tín hiệu giữa các khối logic
Slide 17
Thiết kế vi mạch VLSI - ASIC - FPGA
1.4. FPGA là gì?
Cấu trúc của FPGA
Các khối logic cơ bản lập trình được (logic block)
Hệ thống mạch liên kết lập trình được
Khối vào/ra (IO Pads)
Phần tử thiết kế sẵn khác như DSP slice, RAM, ROM, nhân vi xử lý...
Slide 18
Thiết kế vi mạch VLSI - ASIC - FPGA
Slide 19
Thiết kế vi mạch VLSI - ASIC - FPGA
Slide 20
Thiết kế vi mạch VLSI - ASIC - FPGA
Slide 21
Thiết kế vi mạch VLSI - ASIC - FPGA
1.4. FPGA là gì?
So sánh FPGA với ASIC
Xét cùng một ứng dụng thì thiết kế trên ASIC đạt được mức độ tối ưu hơn thiết kế trên FPGA
FPGA hạn chế trong các tác vụ đặc biệt
FPGA có khả năng tái lập trình đơn giản, thiết kế ứng dụng dễ dàng nên chi phí và thời gian sản xuất giảm.
Slide 22
Thiết kế vi mạch VLSI - ASIC - FPGA
1.4. FPGA là gì?
Các chip FPGA và ASIC cùng với các gói phần mềm thiết kế mạch thường được các công ty thiết kế sẵn cho người sủ dụng như Xilinx, Altera.
Các gói phần mềm này tích hợp đầy đủ quy trình từ “bắt đầu” đến ra “sản phẩm”, mợi thao tác hoàn toàn trong suốt với người sử dụng
Slide 23
Thiết kế vi mạch VLSI - ASIC - FPGA
Slide 24
Thiết kế vi mạch VLSI - ASIC - FPGA
1.4. FPGA là gì?
Ứng dụng:
Xử lý tín hiệu số, hàng không, vũ trụ, quốc phòng, tiền thiết kế mẫu ASIC (ASIC prototyping), nhận dạng ảnh, nhận dạng tiếng nói, mật mã học, mô hình phần cứng máy tính...
Slide 25
Thiết kế vi mạch VLSI - ASIC - FPGA
1.4. FPGA là gì?
Ứng dụng:
Do tính linh động cao trong quá trình thiết kế cho phép FPGA giải quyết lớp những bài toán phức tạp mà trước kia chỉ thực hiện nhờ phần mềm máy tính
Ngoài ra nhờ mật độ cổng logic lớn FPGA được ứng dụng cho những bài toán đòi hỏi khối lượng tính toán lớn và dùng trong các hệ thống làm việc theo thời gian thực.
Slide 26
Thiết kế vi mạch VLSI - ASIC - FPGA
1.5. NL lập trình cho vi mạch
Tạo các kết nối hợp lý giữa các Cell logic hoặc giữa các transistor tích hợp sẵn để tạo thành mạch có chức năng theo yêu cầu.
Slide 27
Thiết kế vi mạch VLSI - ASIC - FPGA
1.5. NL lập trình cho vi mạch
Có hai công nghệ tạo liên kết:
1 là tất các cell hoặc transistor đã được liên kết đầy đủ với nhau, khi được lập trình hệ thống sẽ phá bỏ các mối liên kết chỉ giữ lại các liên kết thuộc về mạch.
2 là tất cả các cell hoặc transistor chưa được liên kết, hệ thống lập trình sẽ tạo liên kết giữa các cell để tạo thành mạch.
Slide 28
Thiết kế vi mạch VLSI - ASIC - FPGA
1.6. So sánh lập trình vi mạch và lập trình phần mềm
Thảo luận so sánh….
Slide 29
Thiết kế vi mạch VLSI - ASIC - FPGA
Chương 2: Công nghệ CMOS
Complementary Metal Oxide Silicon (oxit kim loại bù)
Là một loại vi mạch tích hợp cao nhưng lại tiêu tốn ít năng lượng.
Slide 30
Thiết kế vi mạch VLSI - ASIC - FPGA
Chương 2: Công nghệ CMOS
"complementary" ("bù"), vì các vi mạch CMOS sử dụng cả hai loại tranzito PMOS và NMOS và.
Tại mỗi thời điểm chỉ có một loại tranzitor ở trạng thái đóng (ON).
Slide 31
Thiết kế vi mạch VLSI - ASIC - FPGA
Chương 2: Công nghệ CMOS
Cấu trúc của p-mos và n-mos
Slide 32
Thiết kế vi mạch VLSI - ASIC - FPGA
2.1. Chuển mạch Transistor MOS
Slide 33
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Cổng đảo:
Slide 34
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Nguyên tắc ghep cổng CMOS
Nguyên tắc mắc song song cho logic OR
Nguyên tắc mắc nối tiếp cho logic AND
Nguyên tắc thiết kế mạch CMOS
Viết hàm cho F (dùng bìa cacno nhóm phần tử 1)
Viết hàm cho F’ (dùng bìa cacno nhóm phần tử 0, hoặc lấy đảo của F)
Slide 35
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Thiết kế công AND hai đầu vào
F = a.b {dùng mạch nối tiếp}
F’ = a’ + b’ {dùng mạch song song}
Slide 36
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Thiết kế cổng AND hai đầu vào
Slide 37
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Cổng NAND 2 đầu vào:
Xây dựng: Bảng chân lý…
Sơ đồ mạch:
Slide 38
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Cổng OR 2 đầu vào:
Slide 39
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Cổng NOR 2 đầu vào:
Xây dựng: Bảng chân lý…
Sơ đồ mạch:
Slide 40
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Bài tập
Thiết kế mạch thực hiện hàm logic sau sử dụng phần tử cơ bản CMOS
F = a.b.c // phần tử and 3 đầu vào
F = a + b + c // phần tử or 3 đầu vào
F = a.b.c + a’.d + e
Slide 41
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Mạch chốt:
Slide 42
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Logic CMOS
Flip-Flop:
Slide 43
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Công truyền CMOS
Công truyền:
Slide 44
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Công truyền CMOS
Bộ ghép kênh CMOS 2 đầu vào:
Slide 45
Thiết kế vi mạch VLSI - ASIC - FPGA
2.2. Công truyền CMOS
Bộ ghép kênh CMOS 2 đầu vào:
MUX là phần tử cơ bản tạo ra các khối logic trong thiết kế cho ASIC
MUX còn được dùng để thiết kế ra các phần tử logic cơ bản và các mạch logic. (sẽ được chi tiết ở chương 4)
Slide 46
Thiết kế vi mạch VLSI - ASIC - FPGA
Chương 3: Các ASIC lập trình được
Slide 47
Thiết kế vi mạch VLSI - ASIC - FPGA
Liên kết lập trình được
ASIC/FPGA được cấu tạo từ các phần tử hoặc các khối logic cơ bản.
Các khối này được liên kết với nhau một cách toàn diện, tức là mợi tiếp điểm đều được liên kết với nhau
Các liên kết này sẽ trở nên dẫn khi khi được lập trình, gọi là antifuse – phản cầu trì
Slide 48
Thiết kế vi mạch VLSI - ASIC - FPGA
3.1. Phản cầu trì (antifuse)
Trái ngược với cầu trì, phản cầu trì có điện trở rất lớn, tương đương với một mạch hở.
Slide 49
Thiết kế vi mạch VLSI - ASIC - FPGA
Slide 50
Thiết kế vi mạch VLSI - ASIC - FPGA
3.1. Phản cầu trì (antifuse)
Khi có 1 dòng điện lập trình khoảng 5mA chạy qua, phản cầu trì sẽ trở lên dẫn điện
Slide 51
Thiết kế vi mạch VLSI - ASIC - FPGA
3.2. RAM tĩnh
SRAM có thể được tao ra bằng việc lập trình ASIC để tạo ra các phần tử nhớ như sau:
Slide 52
Thiết kế vi mạch VLSI - ASIC - FPGA
3.3. Công nghệ EPROM và EEPROM
Cấu trúc 1 cell EPROM
Với điện áp lập trình >12V Vpp áp vào drain, các điện tử sẽ nhẩy lên Gate1
Slide 53
Thiết kế vi mạch VLSI - ASIC - FPGA
3.3. Công nghệ EPROM và EEPROM
Cấu trúc 1 cell EPROM
Source
Drain
+Vpp=12V
Gate 2
Gate 1
GND
No channel
Khi các điện tử bị bẫy ở Gate1, transistor trở lên không dẫn. Cell EPROM đã được lập trình
Slide 54
Thiết kế vi mạch VLSI - ASIC - FPGA
3.3. Công nghệ EPROM và EEPROM
Cấu trúc 1 cell EPROM
Source
Drain
+Vpp=12V
Gate 2
Gate 1
GND
No channel
Khi các điện tử bị bẫy ở Gate1, transistor trở lên không dẫn. Cell EPROM đã được lập trình
Slide 55
Thiết kế vi mạch VLSI - ASIC - FPGA
3.3. Công nghệ EPROM và EEPROM
Cấu trúc 1 cell EPROM
Khi tác động bởi ánh sáng cực tím, các điện tử lại trở về nền => transistor trở nên dẫn – EPROM bị xóa
Slide 56
Thiết kế vi mạch VLSI - ASIC - FPGA
3.3. Công nghệ EPROM và EEPROM
EEPROM cũng tương tự EPROM chỉ khác là thay vì dùng ánh sáng cực tím để xóa chip( tức đẩy các điện cực về vị trí nền) thì loại này cũng có thể dùng điện để xóa.
Slide 57
Thiết kế vi mạch VLSI - ASIC - FPGA
Chương 4
Cell logic của các ASIC lập trình được
Slide 58
Thiết kế vi mạch VLSI - ASIC - FPGA
Dẫn nhập
Các ASIC hoặc các FPGA đều cấu tạo từ các cell logic cơ bản, được bố trí liên tiếp trên chip.
Có 3 loại cell được sử dụng:
Cell dựa trên bộ ghép kênh
Cell dựa vào bảng tìm kiếm
Cell dựa vào mạch logic dải lập trình được
Slide 59
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1. ACT của Actel
Slide 60
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.1. Module logic của ACT 1
Các cell logic cơ bản trong họ FPGA ACT của Actel gọi là các các module logic LM.
Họ ACT 1 chỉ sử dụng một loại LM
Slide 61
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.1. Module logic của ACT 1
Slide 62
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.1. Module logic của ACT 1
Các hàm logic sẽ được xây dựng thông qua việc kết nối các tín hiệu logic đến một số hoặc tất cả các ngõ vào của các module logic.
Các ngõ còn lại sẽ được nối với VDD hoặc GND.
Slide 63
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.1. Module logic của ACT 1
Ví dụ một hàm logic được xây dựng từ 1 cell logic:
Slide 64
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.2. Đ/L khai triển Shannon
Ý tưởng của định lý này bắt nguồn từ hàm logic của bộ ghép kênh 2 đầu vào:

F= S.A + S’.B
Slide 65
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.2. Đ/L khai triển Shannon
Phát biểu:
Mọi hàm logic F có thể được triển khai theo biến A như sau:
F = A.F(A=1) + A’.F(A=0)
Trong đó:
F(A=1) là biểu diễn của F với A=1
F(A=0) là biểu diễn của F với A=0
Slide 66
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.2. Đ/L khai triển Shannon
Vi dụ:
F = A’.B + A.B.C’ + A’.B’.C
= A.(B.C’) + A’.(B + B’.C)

Vậy mục đích là mọi hàm F cần phải chuyển về dạng F = A.F(A=1) + A’.F(A=0). Nhằm sử dụng phần tử MUX
Slide 67
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.2. Đ/L khai triển Shannon
Vi dụ thiết kế mạch sử dụng ACT 1 cho hàm sau:
F = A.B + (B’.C) + D
Slide 68
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.3. Tạo hàm từ ACT1
Sử dụng ACT1 để tạo ra các phần tử logic cơ bản và các hàm logic thông dụng
Slide 69
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.3. Tạo hàm từ ACT1
Bài tập:
Thiết mạch cho các hàm sau sử dụng ACT1
F1 = a.b.c.d
F2 = a+b+c+d
F3 = F3’
Thiết kế bộ cộng đủ 4 bit sử dụng ACT1
Áp dụng định lý shannon vào MUX để giải bài 1
Thiết mạch thực hiện hàm sau:
F = a + b’ + a.d + b.d’
Thiết kế mạch giải mã tại địa chỉ 314h
Slide 70
Thiết kế vi mạch VLSI - ASIC - FPGA
4.1.4  ACT 2 và ACT 3
(a) The C-Module for combinational logic.
(b) The ACT 2 S-Module
(c) The ACT 3 S-Module.
(d) The equivalent circuit (without buffering) of the SE (sequential element).
(e) The sequential element configured as a positive-edge–triggered D flip-flop.
Slide 71
Thiết kế vi mạch VLSI - ASIC - FPGA
4.2  Xilinx LCA
Slide 72
Thiết kế vi mạch VLSI - ASIC - FPGA
4.2.1  XC3000 CLB
Dựa vào các MUX lập trình được F/G có thể dược nối tới X/Y.
Slide 73
Thiết kế vi mạch VLSI - ASIC - FPGA
4.2.1  XC3000 CLB
Bảng tìm kiếm (LUT – Look up table) lập trình được.
Xét hàm F = a.b + c có bảng trân lý như sau:
GM
GM
a
b
c
F
Với mỗi tổ hợp đầu vào a,b,c bất kỳ được được giải mã tương ứng tới một ô trong LUT xác định giá trị của hàm
Slide 74
Thiết kế vi mạch VLSI - ASIC - FPGA
4.2.1  XC3000 CLB
Slide 75
Thiết kế vi mạch VLSI - ASIC - FPGA
4.2.2 XC4000 Logic Block
Slide 76
Thiết kế vi mạch VLSI - ASIC - FPGA
4.3  Altera MAX
Phần tử chính của Altera MAX là các mảng cổng lập trình được
Thực chất là dẫy các phẩn tử not, and, or được tích hợp với số lượng lớn và một IC, và các hàm logic được lập trình bằng việc liên kết các phần tử logic đó
Slide 77
Thiết kế vi mạch VLSI - ASIC - FPGA
Slide 78
Thiết kế vi mạch VLSI - ASIC - FPGA
4.4  Altera MAX
Slide 79
Thiết kế vi mạch VLSI - ASIC - FPGA
Phát triển một ứng dụng bằng vi mạch lập trình được
Bài toán bơm nước
Bài toán máy giặt